65nm CPU制造工艺探秘

        随着桌面处理器在冲击4GHz的挑战中败下阵来，“频率至上”的神话终于到了破灭的时候，曾被半导体产业奉为金科玉律的摩尔定律已进入“脑死亡”状态。当时间进入2006年，半导体制造业将迎来更先进的65nm工艺，新工艺的出现能让摩尔定律起死回生吗？


        CPU制造工艺提升的利与弊
        1997年，Intel使用了0.25μm制造工艺和200mm直径的晶圆来制造CPU，但依然采用了普通的铝互连技术。到2001年，Intel全面推行0.13μm制造工艺，新工艺除了半导体线长和门长度明显缩短以外，其他规格也比以前有了较大改变：连接逻辑电路层采用了铜金属代替原来的铝金属（即铜互连）。同时，CPU晶圆的直径也提升到了300mm。而2003年Intel使用的90nm工艺又有了新变化，除线长和门长度缩短以外，应变硅技术（Strained Silicon）被首次引入到晶体管中，以解决晶体管内部电流通路问题。为了解决制造工艺提升后半导体的漏电率增加问题，Intel拟在下一代的45nm工艺中使用High-K（高K电介质系数）材料，同时晶体管电极也将用金属栅极（Metal）替换多晶硅。


        提高半导体的制造工艺不仅能生产出体积更小的芯片，还可以大幅度降低制造成本。因为就提升CPU性能而言，一般是通过加入更多的寄存器、执行单元或者更大的缓存、更多的内核来实现，而这些方法都必须耗费大量的晶体管。假如CPU制造工艺维持不变，那我们今天看到的Prescott处理器将会有一张CF卡大！其价格也很可能在几十万美元。


        制造工艺的进步还带来另一个好处，那就是产品功耗下降了。由于现在的CPU都是由CMOS门电路所构成（CMOS门电路的功耗可以由公式P=CfV2计算得到），缩短芯片内部的导线长度和门长度所带来的好处就是使驱动电流减小，而电流与功耗两者之间存在正比关系，降低工作电流就间接地让CMOS门电路的功耗得以降低。另一方面，由于门长度的缩减使得晶体管的体积相应减小，就90nm制造工艺转换到65nm制造工艺而言，晶体管的电容C减小了20％。同样根据功耗公式可以看出，千万个甚至上亿个晶体管整体功耗下降程度相当可观！


        但是，CPU制造工艺的进步并不是完美的，它依然给人们带来了不少困扰。比如，在从0.13μm工艺过渡到90nm时，人们发现CPU功耗不但没有降低，反而有所增加。这主要是90nm产品的信号干扰和漏电率问题所致。为了保证90nm芯片内部信号的完整性，处理器必须使用更高的电压和电流来维持其正常工作，这就导致了CPU功耗的增加。除信号干扰问题以外，90nm产品的漏电率问题也让CPU制造商伤透脑筋。由于晶体管之间距离进一步缩短，现阶段90nm工艺CPU的漏电率为30％，这意味着CPU在工作时有30％左右的电流转换成了热量而白白地浪费掉了！ 

65nm工艺带来的新变化


        1.增强型应变硅技术（Enhanced Strained Silicon）


        制造工艺的进步往往需要材质的相应改进才可能成功。增强型应变硅技术正是一种与65nm相伴而生的材料改进技术。其实，在90nm的Prescott P4处理器中，Intel已经采用了第一代应变硅技术。


        对于半导体来说，应变硅技术的基本思想是减少晶体管源极与漏极之间的电阻，提高电子在晶体管内部的移动速度和流畅度，进而降低芯片的漏电率。应变硅技术的本质就在于使用了一种1.2nm厚度的氧化物来替代原来的高纯度硅，这样可以拉大晶体管电流通道内部原子间距离，使电流通过时的阻力减小，从而达到提高晶体管性能的目的。据Intel提供的资料显示，使用增强型应变硅技术可以让电流顺畅度提升10％~15％！而且这项技术几乎不会增加制造成本。


        2.相互相移掩模技术（Alternating Phase Shift Masks）


        增强型应变硅技术从材料学方面改善了65nm处理器的电气特性，而相互相移掩模技术则从制造流程方面使65nm工艺更为成熟可靠。我们知道，光刻机是决定线长和门长度的关键，要通过缩短晶体管内部的距离来提升工艺，就必须对光刻机进行改进，使它能够发出更短波长的激光进行蚀刻。而相互相移掩模技术正是为了提升光刻机的精度而生。




        通过相互相移掩模技术可以让现有193nm波长的90nm工艺光刻机继续用来满足65nm工艺需要。而193nm波长的光刻机已经大范围的使用在了90nm工艺生产线中，如果相互相移掩模技术能够在实际中发挥出理论上的优势，那么Intel有望节省大量的生产线升级资金，从而实现65nm工艺的低成本转化。用户也能以更低廉的价格享受65nm制造工艺所带来的好处。


        3.低K电介质材料（Low-K Dielectric）


        我们知道，处理器内部逻辑电路层数越多，在晶体管数目不变的情况下，芯片的所占用的面积越小。为了让芯片有着更高的集成度，Intel在Prescott处理器内部使用了7层铜互连技术，IBM的PowerPC970更是采用了9层铜互连技术。CPU内部各电路层需要相互通信，就必须有介质将它们连接起来，而连接材料的物理性能也将会影响CPU的性能表现。


        对于半导体来说，整个核心的迟延与连接逻辑电路层之间的金属电阻大小和电容大小成正比关系，因此我们只要降低金属电阻或者电容大小，就能显著改善芯片延迟。更低的芯片延迟不仅意味着高速度，还能够进一步减少漏电率。早在几年前，芯片制造商们已经全面使用电阻更小的铜来取代铝在芯片互连中的角色。而Intel的Low-K就是在这个基础上使用CDO（Carbon-Doped Oxide，含碳氧化物）这种低K电介质材料来填充逻辑电路层间的空隙，以降低电容值。


        4.晶体管休眠技术（Sleep Transistors）


        尽管休眠技术已经广泛的应用在各种CPU设计中，但是CPU能耗大户SRAM（也就是L1/L2/L3 Cache）却无法进入休眠状态。在原有技术上，一旦SRAM进入休眠状态， SRAM内部的数据就会丢失，随之带来的将会是系统崩溃。在Dothan处理器中，Intel首次提出了让SRAM也休眠的办法。而在新一代的65nm处理器中，这样的休眠技术将会被全面引入，并且将进行全新的改良。


        对于以往的休眠技术来说，SRAM要么就全部休眠，要么就全部工作——不管SRAM是否存储数据。而晶体管休眠技术是将SRAM划分为更小的区间，并引入专门的控制休眠状态逻辑，这些逻辑将会自动判断处理器需要使用哪些部分的SRAM，然后根据需要激活目标SRAM区块。此时其他不需要工作的区块将会被切断电流，以降低功耗。随着CPU缓存不断增大，这样的设计能够明显降低CPU能耗，同时不会对性能造成什么影响。 

  AMD和Intel的65nm战略

        相对大步前进的Intel，AMD由于缺乏相关的技术积累，便选择了与IBM联手开发65nm工艺的产品，这次合作使AMD获得了Embedded Silicon Germanium（硅锗嵌入）和Stress Memorization（强制记忆）等技术的使用许可权（这两项技术都能明显改善电子转移及漏电现象）。AMD表示他们的65nm工艺CPU比90nm产品将会有40％的功耗下降。不过AMD要到2006年第三季度才会在新产品中导入65nm工艺。

        就在AMD的65nm工艺犹抱琵琶半遮面时，Intel的65nm军团却已经准备就绪。2006年1月，采用65nm工艺的移动处理器Yonah（有消息称该处理器将命名为Core）将会席卷整个移动计算市场。而在2005年底，基于65nm工艺的单核心P4（内核代号Cedar Mill）已经交由各大厂商进行测试。新的Cedar Mill P4不仅有更高的性能，而且功耗方面也有明显降低。

        2006年第一季度，Intel还将推出基于65nm工艺的顶级桌面处理器——代号为Presler的Pentium XE 955。这款CPU主频为3.46GHz，拥有2个内核，同时L2 Cache总容量也将达到空前的4MB。作为Pentium eXtreme Edition家族的新贵，Pentium XE 955还支持EM64T、VT（虚拟机技术）、HT（超线程）等在内的所有主流CPU技术。

        结  语

        芯片制造工艺在过去的十多年内获得了爆炸性的发展，随着向晶体管物理极限的逼近，进一步提升制造工艺的难度也明显增加了。事实上，要实现在硅片上做出比病毒还小的（一个病毒直径在100nm左右）晶体管，其背后所包含的智慧和努力可想而知，而65nm仅仅是个开端。