台积电、创意携手16纳米制程报佳音

　　晶圆代工大厂台积电耕耘16纳米FinFET(16FF)制程技术有突破!与台积电合作紧密的IP供应商创意表示，DDR4IP已采用台积电16纳米FinFET(16FF)制程技术，且通过晶片验证，成为创意第一个采用台积电16纳米FinFET制程技术生产的IP供应商。

　　创意日前已在2014年台积电北美技术研讨会(TSMCNorthAmericaTechnologySymposium)上接橥16纳米DDR4IP的研发成果，并让此技术首度亮相。

　　创意指出，16纳米DDR4的PHYIP运作速度高达每秒3.2Gbps，比DDR3IP高出50%，且同一速度下，功耗降低25%，展现台积电16纳米制程的优势。另外，在外部回路测试(externalloopback)则达到3.5Gbps的高速，并且以2.7Gbps的高速成功读写2.4Gbps规格的DDR4DRAM。

　　再者，此IP和DDR4DRAM连接时，在同一速度下，相较于同一规格采用28纳米制程生产的DDR3IP，可降低40%的核心功耗，此测试晶片是采用日月光的覆晶封装(FCBGA)技术，以及南电的增层覆晶载板(multi-layerbuildupsubstrate)，未来可应用在各种高速网路架构与伺服器上。