新闻中心

EEPW首页 > 嵌入式系统 > 设计应用 > 分析用EZ-USB实现TMS320C6X与主机的数据传输

分析用EZ-USB实现TMS320C6X与主机的数据传输

作者:时间:2013-09-06来源:网络收藏
EZ-USB是Cypress公司带智能内核的USB接口器件,集USB通信控制引擎和改进的8051内核于一体,具有全速度、全序列、易开发及软配置等特点,是设计USB设备的首选器件。
  DSP是一种独特的微处理器,是以数字信号来处理大量信息的器件。其工作原理是接收模拟信号,转换为0或1的数字信号。再对数字信号进行修改、删除、强化,并在其他系统芯片中把数字数据解译回模拟数据或实际环境格式。它不仅具有可编程性,而且其实时运行速度可达每秒数以千万条复杂指令程序,远远超过通用微处理器,是数字化电子世界中日益重要的电脑芯片。它的强大数据处理能力和高运行速度,是最值得称道的两大特色。
  这里介绍PC机与DSP通过USB接口实现高速通信的一种设计方案。系统中选用Cypress公司的USB2.0接口微控制器芯片EZ-USB FX2(CY7C68013),为DSP(TMS320C6713)构筑与PC机之间的高速双向传输通路,开发小规模主从式系统,可灵活应用于数字图像处理、信号检测等。文中详细分析了此设计的硬件结构并提供部分代码。

  1 USB控制芯片

  Cypress Semiconductor公司的 FX2是世界上第一款集成USB2.0的微处理器,它集成了USB2.0收发器、SIE(串行接口引擎)、增强的8051微控制器和可编程的外围接口。FX2这种独创性结构可使率达到56Mbytes/s,即USB2.0允许的最大带宽。在FX2中,智能SIE可以硬件处理许多USB1.1和USB2.0协议,从而减少了开发时间和确保了USB的兼容性。GPIF(General Programmable Interface)和主/从端点FIFO(8位或16位数据总线)为ATA、UTOPIA、EPP、PCMCIA和DSP等提供了简单和无缝连接接口。CY7C68013有三种封装形式:56SSOP,100TQFP和128TQFP。

  CY7C68013的结构框图如图1所示。

  FX2的端点缓冲区分为大小两组:EP0、EP1(IN)、EP1(OUT)是小端点,大小为64字节,只能由CPU来存取,不能由外部逻辑连接;EP2和EP4默认为OUT端点,EP6和EP8默认为IN端点。FX2为其大端点提供多种缓冲方式,在OUT缓冲区中写入供外部处理器读取的数据。它具备全速与高速两种传输速率,而且具有USB协议所规定的4种传输模式,即控制传输、中断传输、块传输及等时传输。

  2 系统硬件构架

  2.1 USB与DSP的硬件连接

  TMS320C6713是TI公司在TMS320C6711的基础上推出的C6000系列新一代浮点DSP芯片,它是目前为止C6000系列DSP芯片中性能最高的一种。TMS320C6713可在255MHZ的时钟频率下实现1800MIPS/1350MFLOPS的定点和浮点运算,因而可极大地满足通信、雷达、数字电视等高科技领域对信号处理实时性的要求。外设资源包括直接存储器访问控制器(DMA),外。部存储器接口(EMIF)、串行口、扩展总线或主机口、定时器等。CY7C68013能非常灵活地实现与DSP或MCU的接口。可采用同步或异步方式与主设备(如ASIC,DSP等)连接。

  在本方案中,使其作为从设备,选用了Slave FIFOs,异步读/写,在这种模式下,DSP可以像读/写普通FIFO一样对CY7C68013内部的多层缓冲FIFO进行读/写。主要信号连接如图2所示。主机(PC)发出命令的同时也由PA3提供中断触发信号给DSP的外部中断引脚6(EXT_INT6)。其上升沿被检测到以后,DSP就进入相应中断服务程序,开始处理USB的传输,“或”组合逻辑满足严格的时序要求,FLAGB和FLAGC是CY7C68013内部FIFO的空、满状态标志,PA[0:1]表示PC发送的命令类型。这些信息在CPLD内部整合到数据总线ED[0:15],DSP开始传输数据包前对其提取判断,TMS320C6713对CY7C68013内部端点(EP)的选择,是通过地址线TEA[2:3]来实现。


上一页 1 2 3 下一页

评论


相关推荐

技术专区

关闭