多模式开关电源控制芯片的低功耗设计方案
加入技术交流群
图3 用外部迟滞实现的欠压锁定电路
两种方案的工作特性对比结果如表2所列。需要指出的是，若直接用门电路实现施密特触发，由于"的工艺离散性，将使触发电压难以准确控制。
表2 两种欠压锁定电路比较
经比较可知，UVL02结构较为简单，面积小，启动电流小，有利于降低功耗。因此，本设计最终采用了UVL02方案。此外，为最大限度减小功耗，设计中将带隙基准电压、数字电源和欠压锁定电路集成在一起。具体电路图见图4。
图4 欠压锁定和数字电源的具体电路图
图中利用带隙基准电压加上四个二极管连接的三极管产生一个大于4 V 的电压，然后经过M0S管产生一个大约2.65 V左右的电压。这个电压在基准电压建立后就产生了，主要用于为欠压锁定电路的数字部分供电，并且担任了为整个系统的数字电路供电的任务。
1.3 5 V基准电压源(REG)
图5为5 V稳定电压源(REG)的电路原理。其中P1、P2、P3、P4组成共源共栅结构，可以提高电流镜的镜像精度，同时提高电源抑制比。Q3、Q4、R 1、R2组成一个带隙基准电压，这样可以减小额外的电流支路，降低功耗。Q1、Q2组成达林顿结构，增加输出能力。P5、P6增加匹配，减小沟道长度调制效应。Q1、Q2、R3、R4、R5、R6、Q4、P5、P6组成一个负反馈环路，将REG电压稳定在5 V。图中C具有两种作用：1、记忆直流工作点;2、补偿环路电容。
稳压机理如下：当负载增加时，REG电压下降，则Q4基极下降，集电极升高，经过P5、P6,使得Q1、Q2基极升高，REG 电压升高;反之亦然。
REG电压是片上多数模块的供电电压，驱动能力设计为4mA。
图5 5 V 稳定电压源
1.4 4.3 V稳定电压源
4.3 V 的稳定电压源(VDD-AD)用来在轻载时为系统供电，始终保持工作，在BURST模式下由它为模拟模块供电。
图6 4.3 V 的稳定电压源
是带隙基准电压，通过一个运放、一个达林顿结构的晶体管和一个电阻分压网络组成负反馈环路来产生4.3 V 的稳定电压。其稳压机理如下：当负载增大时，VDD-AD电压下降，此时A点电压下降，使运放的输出上升，则Q1、Q2基极升高，REG电压重新升高，获得稳定;反之亦然。
VDD-AD是检测模块的供电电压，设计驱动能力为2 mA.芯片负载减小时，关断REG,减小了芯片的静态功耗，这样既能保证芯片的驱动能力，又同时降低了芯片的静态功耗。
图7 REF-OK 电路的设计
1.5 REF_OK模块
REF_0K模块用以标志电源系统是否建立好，以控制决定供电单元是否正常开始工作。其中两个比较参考电平REFOK1、REF0K2的关系始终保持为REFOK1
表3 REF_OK 的基本功能表
评论