基于FPGA的全数字FSK调制解调器设计

1 系统整体结构框图

本文设计的FSK调制解调器采用了ALTERA公司的EP1C3T144C8芯片，系统主时钟频率为20 MHz(芯片外部有源晶振)，“0”，“1”数字信号由伪随机信号(m序列)发生器产生。为完成FSK调制器和解调器的发送与接收，由FPGA芯片完成的系统整体逻辑功能框图如图1所示。

2 系统的具体设计与实现

2.1 伪随机序列的产生

最大长度线性移位寄存器序列(m序列)是数字通信中非常重要的、应用十分广泛的一种伪随机序列。由于他具有随机性、规律性及较好的自相关性和互相关性，而且要求设备简单，易于实现，成本低的特点，本系统采用m序列作为数字基带信号进行程序调试。

m序列是由带线性反馈的移位寄存器产生的周期最长的一种二进制序列。线性反馈移位寄存器的一般结构如图2所示。他是由n级移位寄存器，若干模二加法器组成线性反馈逻辑网络和时钟脉冲产生器连接而成。

由于带有反馈，因此在移位脉冲作用下，移位寄存器各级的状态将不断变化，通常将移位寄存器的最后一级作为输出，由此所产生的输出序列为：{ak}=a0a1…ak-1。

输出序列是一个周期序列，其特性由移位寄存器的级数、初始状态、反馈逻辑及时钟频率(决定着输出码元的宽度)所决定。

当移位奇存器的级数及时钟一定时，输出序列就由移位寄存器的初始状态及反馈逻辑完全确定；当初始状态为全零状态时，移位寄存器输出全0列。因此初始状态不能为全零状态。

本系统选用m序列的级数为n=7，序列长度为m=27-1=127，若选用的反馈系数的八进制数值为235，转换成二进制数值为10011101，即c0=c2=c3=c4=c7=1，c1=c5=c6=0。仿真波形如图3所示。

2.2 FSK调制

本系统是利用2个独立的分频器来改变输出载波频率，以数字键控法来实现FSK捌制。

数字键控法也称为频率选择法，他有2个独立的振荡器，数字基带信号控制转换开关，选择不同频率的高频振荡信号实现FSK调制。键控法产生的FSK信号频率稳定度可以做到很高并且没有过渡频率，他的转换速度快，波形好，频率键控法在转换开天发生转换的瞬刚，2个高频振荡的输出电压通常不相等，于是已调信号在基带信息变换时电压会发生跳变，这种现象称为相位不连续，这是频率键控特有的情况。

本文设计的FSK调制系统方框图如图4所示。

2.3 FSK解调

过零检测法与其他解调方法相比较，最明显的特点就是结构简单，易于实现，对增益起伏不敏感，特别适用于数字化实现。他是一种经济、实用的最佳数字解调方法。其方框图如图5所示。他利用信号波形在单位时间内与零电平轴交义的次数来测定信号频率。输入的已调信号经限幅放大后成为矩形脉冲波，再经微分电路得到l圾向尖脉冲，然后整流得到单向尖脉冲，每个尖脉冲表示信号的一个过零点，尖脉冲的重复频率就是信号频率的2倍。将尖脉冲去触发一单稳态电路，产生一定宽度的矩形脉冲序列，该序列的平均分量与脉冲重复频率成正比，即与输入频率信号成正比。所以经过低通滤波器输出平均量的变化反映了输入信号的变化，这样就完成了频率-幅度变换，把码元“1”与“0”在幅度上区分开来，恢复出数字基带信号。

本文设计的FSK解调方框图如图6所示。

3 系统仿真与实验结果分析

整个设计使用VHDL编写，以EP1C3T144CS为下载的目标芯片，在Quartus II软件平台上进行布局布线后进行波形仿真，可得到如图7所示的波形图。其中：clk为输入主时钟信号；en为置位信号；clks为clk经过200分频器的输出信号；ps7为时钟源经过n=7的伪随机发生器产生的伪随机(m序列)信号；fsk为ps7经过FSK调制器后的已调信号；q为fsk经过FSK解调器后的解调信号。

在实际硬件电路上进行测试，用示波器观察各个模块的工作过程，得到如图8和图9所示的波形图。

其中，圈8中Ch1为已调信号，Ch2为数字基带信号。图9中Ch1为数字基带信号，Ch2为解调信号。

由上面的软件和硬件的测试结果可知：

(1)本系统的FSK调制解调器功能已经实观，结果正确无误，经验证满足预期的设计指标要求，且其整个工作过程可通过软件波形仿真，或是实际硬件电路通过示波器来直观、清晰观察。

(2)传统的调制解调方式可以采用软件与硬件结合的方式来实现，符合未来通信技术发展的方向。

4 结 语

传统的FSK调制解调方式都是采用硬件电路实现，电路复杂、调试不便。文中采用硬件描述语占设计的基于FPGA调制解调器，设计灵活、修改方便，有效地缩小了系统的体积，增加了可靠性，同时系统采用VHDL语言进行设计，具有良好的可移植性及产品升级的系统性。