ARM7-VxWorKs的网络化实时彩色分析虚拟仪器
加入技术交流群
1.2 FPGA模块
FPGA模块的作用是将数据采集系统采集到的数据转移到4510B通信系统板中，具体采用的是Altera的ACEX系列的芯片EPlKl00。数据采集系统主要由3块串行输出的ADS7809构成，需要将数据线以及使能、中断、时钟等信号与FPGA相连。FPGA“串并转换”A／D数据后，存储在内部的双口SRAM中，供4510B读取。FPGA与4510B的通信是系统难点，以下详细介绍。
ARM体系结构将存储器看作是从零地址开始字节的线性组台。从O字节到3字节放置第1个存储的字数据，从第4个字节到第7个字节放置第2个存储的字数据，依次排列。4510B可以根据设置的数据总线宽度自动把内部地址总线移位输出到外部地址总线，因此FPGA与4510B互连时，不需要根据存储器宽度来移位地址总线，即ADDR[0]总是接存储器地址的最低位即可。4510B这一特点以及与FPGA的连接方法如图3所示。
1.3基于VxWorks的TCP／IP数据封装
45l0B的通信系统板可以实时完成把采集到数据进行TCP／IP协议封装的功能，需要采用嵌入式操作系统。我们采用了VxWorks操作系统，属于强实时系统。该系统提供支持ARM7TDMI内核的板级支持包以及TCP／IP工具包。下面是在4510B上配置VxWorks的方法。
首先要调试VxWorks在4510B上的BSP，其中eonfigh是一个重要的配置文件。该文件中最需要关注的一部分配置就是对存储空间的配置。
#defineROM BASE ADRS 0x01000000 /*Flash起始点?*／
#defineROM TEXT ADRS 0x01000000 ／*ROM的开始地址*/
#define ROM SIZE 0x00100000 ／*VxWorks占用的
#define RAM LOW ADRS 0x00001000 */VxWorks~镜像进入点*/
#define RAM HIGH ADRS 0x00100000 /*为ROM启动的
RAM地址*/
相应的，在MAKEFILE文件中对内存的设置要与上面相同。
ROM_TEXT ADRS=01000000#ROM entry address
ROM WARM_ADRS=01000004#ROMwarmentry address
ROM SIZE=00100000#numberofbytes ofROM space
RAM_LOW ADRS=00001000#RAM text／data address(bootrom]
RAM_HIGH_ADRS=00100000#RAMtext／data address(bootrom)
在VxWorks系统中数据封装的方法如下。
为了及时响应外部的数据读取请求，4510B的软件中采用中断处理方式读取FPGA中的A／D数据缓存。为了保障连续的采集和传输，对于这部分数据缓存采用“乒乓法”。待当前缓存区存满时，从中断处理程序中释放一个二进制信号量给上传任务，由上传任务负责TCP数据封装，并且数据存储的指针切换到另一块缓存区。VxWoks使用与BSD4.4 Socket兼容的TCP／IP网络协议栈。目此，基于BSD4.4 UNIX Socket的网络应用程序可以很方便的移植到VxWorks中来。对于VxWorks下的TCP／IP编程方法[3]这里不再详述。
2 PG端软件系统及实验结果
由于采用了TCP／IP协议以及100M以太网的传输方案，符合国际标准，因此PC端软件系统的开发非常方便，本课题采用了美国NI公司的Labwindows／CVI来开发，它是基于标准C语言的虚拟仪器开发工具，提供了包括按钮、换档开关、示波器等在内的大量人机界面函数一以及包括快速傅立叶变换、均方差计算、数字滤波等在内的信号处理函数，大大简化了开发进程。在CSE808系统中，4510B通信系统板的IP地址为192.168.0198，作为TCP的Server端；主控PC的IP地址为192.168．0.188，作为TCP的Client端。图4显示的是测试得到的I一种CRT显示器的亮度和两个色度信号的瞬态波形。显示器设置的刷新频率是85Hz，CSE808系统的采集速率是通道16位并行20kHz。测试结果是三个通道的刷新频群分别是84.9Hz、85.lHz、85.0Hz，证明系统工作正常。
3 结论
本论文设计制作了一种并行网络化实时彩色分析虚拟仪器。为了实现高速测试系统互联，本文采用了100M以太网和TCP／IP网络通信协议。设计思想的新颖之处是在网络通信层达到了资源共享，用通用的ARM7TDI内核的三星4510B通信系统板完成复杂的数据封装等网络通信工作，并且用VXWorks嵌入式操作系统增加系统的稳定性。
评论