扩展多裸片互连：面向高速接口的自动化布线技术

本文是多裸片设计核心方法系列专题的最后一篇。第一篇《早期风险降低：多裸片设计可行性探索》聚焦设计可行性分析与架构早期验证，第二篇《搭建互连基础：多裸片系统的凸点与硅通孔规划》探讨了作为物理互连基础设施核心的凸点和硅通孔规划。在完成上述设计环节后，下一关键步骤便是实现高速裸片间接口的布线设计。

随着多裸片系统采用高带宽存储器（HBM）、通用芯粒互连快速接口（UCIe）等先进互连标准，布线复杂度大幅提升。这类标准要求互连架构具备极高的集成密度，同时需严格满足信号完整性与性能指标，因此自动化布线方法已成为实现可扩展、高可靠性设计的核心需求。

高速芯粒互连标准的兴起

高速互连标准通过实现异构芯粒间的高效通信，推动着多裸片架构的创新发展。高带宽存储器借助宽输入输出接口，以及通过硅通孔（TSV）互连的垂直堆叠存储裸片，实现了超高数据传输速率；通用芯粒互连快速接口则实现了跨厂商的标准化裸片间通信，为系统的可扩展集成和设计复用提供了支撑。

这两大标准均依赖超高密度的凸点布局和精细的互连间距，对布线方法与信号完整性控制提出了严苛要求。

（配图：高带宽存储器物理层与存储裸片的凸点布局）

多裸片接口的布线挑战

在多裸片系统中进行高速信号布线，需应对诸多相互制约的设计要求。高密度凸点阵列易引发严重的布线拥塞，而有限的布线层还需与电源传输线路、屏蔽结构共用；串扰、反射、衰减、时序偏移等信号完整性问题必须得到精准控制，才能保障数据的可靠传输。

裸片布局与接口对准进一步增加了布线实现的难度：物理层裸片的非精准对位，往往需要设计复杂的布线拓扑和多阶段布线路径；当多裸片间的信号数量增至数千路时，传统的手动布线方式将彻底失去实操性。

早期布线可行性分析

高效的布线实现，始于对布线间距、信道宽度、屏蔽策略及工艺限制的早期可行性分析。将布线可行性分析融入裸片凸点与硅通孔规划等前期设计阶段，能让设计人员在物理实现前就识别出布线约束条件，从而减少设计迭代次数，提升整体设计的可预测性。

自动化布线方法

自动化布线解决方案依托专用算法，高效实现高带宽的凸点间互连。这类方案可分析接口拓扑、划分信号信道、生成布线轨迹并创建优化的布线指导规则；通过自动生成引出过孔和布线路径，自动化布线工具在大幅减少人工工作量的同时，显著提升了布线质量。

（配图：硅中介层上从物理层到存储裸片的凸点间双层 45 度高带宽存储器布线）

以信号完整性为核心的布线优化

对于高速接口而言，仅实现互连功能远远不够，自动化布线引擎还需对电气性能进行优化。先进的布线策略可保障布线走线拓扑的一致性、屏蔽实现的灵活性，以及差分对布线的精准性；而过孔回流路径布局、为去耦电容预留布线空间等额外技术手段，能进一步提升信号完整性与系统可靠性。

自动化验证与报告

自动化布线平台具备完善的报告生成能力，助力设计人员评估布线性能与完成度。报告内容涵盖布线成功率指标、拥塞分析、互连性验证及信号长度统计等，通过这些可视化数据，设计团队能在设计实现初期就发现优化空间，验证布线质量。

面向可扩展多裸片集成的新思科技 3DIC Compiler 平台

随着多裸片系统的复杂度和性能要求持续提升，自动化布线解决方案已成为设计刚需。新思科技 3DIC Compiler 平台专为高带宽裸片间互连打造了一体化自动化布线方案，精准满足这一需求。该平台针对高带宽存储器和通用芯粒互连快速接口提供专属功能支持，能以最少的人工干预实现高速、可靠的布线；同时将布线自动化与多物理场分析深度融合，让设计在保障信号完整性的前提下，大幅缩短实现周期，降低设计风险。

总结：一体化的多裸片设计方法

多裸片设计的成功，依赖于融合可行性探索、互连规划与自动化布线实现的协同工作流。各设计阶段层层递进，让设计团队能将架构构想逐步细化为可量产的高性能系统。这些方法共同构成了一套可扩展的设计框架，助力研发满足新兴计算应用需求的下一代异构多裸片半导体解决方案。