新闻中心

EEPW首页 > EDA/PCB > 业界动态 > 力积电多层晶圆堆叠技术获AMD等大厂采用

力积电多层晶圆堆叠技术获AMD等大厂采用

作者: 时间:2024-09-05 来源:SEMI 收藏

官网获悉,Logic-DRAM多层晶圆堆叠技术获等美、日大厂采用,将结合一线晶圆代工厂的先进逻辑制程,开发高带宽、高容量、低功耗的3D AI芯片,发挥3D晶圆堆叠的优势,为大型语言模型人工智能(LLM_AI)应用及AI PC提供低成本、高效能的解决方案。

本文引用地址:https://www.eepw.com.cn/article/202409/462674.htm

同时针对GPU与HBM(高带宽内存)的高速传输需求,推出的高密度电容IPD的2.5D Interposer(中间层),也通过国际大厂认证,将在该公司铜锣新厂导入量产。



关键词: 力积电 AMD 3D堆叠

评论


相关推荐

技术专区

关闭