使用高速SRAM设计电池支持型存储器

　　对速度的需求

　　你开车时车速越快，油耗就越高。这个简单的原则同样适用于嵌入式系统，此时SRAM是车，电池续航时间则是里程数。在上述场景中，系统设计人员既可以选择一个高速SRAM(存取时间为10ns)来提升系统性能，但牺牲电池续航时间，也可以选择一个低功耗SRAM，但牺牲系统性能。

　　存储器厂商发现市场需要兼具快速和低功耗的SRAM。除了常见的运行模式―工作和待机―之外，这些SRAM还有一个名为“深度睡眠”的低功耗模式。深度睡眠模式由一个输入信号控制，该信号可在断言后将设备置于深度睡眠模式。例如，与低功耗SRAM的45-55ns的存取速度相比，赛普拉斯的PowerSnooze (电力打盹)SRAM提供10ns的存取速度。在功耗方面，其深度睡眠电流在10-20uA范围内，而一个16M高速SRAM的待机电流则高达 30 - 40mA。表2对比了三类SRAM的速度、电流消耗等关键参数。

　　表2：三种类型的SRAM对比

　　++: Battery life is calculated considering a 240 mAH coin battery and typical standby current consumption

　　++: 电池续航时间的计算考虑了一颗240 mAH纽扣电池和典型的电流消耗值。

　　**: Battery life for PowerSnooze SRAM is calculated by considering typical Deep-sleep current consumption

　　**: PowerSnooze SRAM 的电池续航时间的计算考虑了典型的深度睡眠电流消耗值。

　　系统设计人员可以通过一个GPIO 控制深度睡眠模式的进入，或者使用监控芯片自动控制模式切换。对于GPIO控制，软件可以通过分析SRAM存取利用其深度睡眠模式。有关接口要求的更多详情，请参见“利用异步SRAM节省电能”。

　　电池支持型低功耗SRAM

　　对于电池支持型存储器额外电路的需求源于以下事实：断电时，控制器将丧失其I/O驱动功能。这会导致信号线路上出现中间逻辑电平，后者将通过板载电容和泄漏逐渐向低电压处放电。失去控制意味着即使SRAM开始由电池供电，芯片启用信号 ( )将变为逻辑低状态，从而启用SRAM。为了避免这个问题，系统设计人员使用一块监控芯片监测板载电源，并控制SRAM芯片启用信号。

　　图3详细描述了SRAM、处理器接口和监控芯片。所有地址和数据线以及控制信号均由处理器驱动。SRAM的主用低电平芯片启用信号由监控芯片驱动，后者由来自控制器的芯片启用信号驱动。正常运行时(即板载电源可用时)，监控芯片对于控制器和SRAM完全透明，但在断电时，监控芯片将接管对去往SRAM的芯片启用信号的控制，将其变为逻辑高状态，同时忽略控制器的芯片启用信号。这个监控芯片将板载电源无缝切换至电池，并禁用SRAM，从而避免数据丢失。第二个芯片启用信号是高电平有效信号，由控制器通过一个弱下拉直接驱动。这个弱下拉可确保断电时第二个芯片启用信号被下拉到逻辑低状态，并禁用SRAM。

　　图3:电池支持型低功耗SRAM

　　对于那些在断电时使用备用电池的应用，高速、低功耗SRAM较低的深度睡眠电流使其成为这些应用的理想选择。正常运行时，SRAM可以高速运行，而断电时，SRAM可以通过将深度睡眠信号断言到逻辑低状态而自动切换到深度睡眠模式。图4 显示了在不改变一个低功耗SRAM的现有设计的情况下，如何使用一个带深度睡眠模式的SRAM。

　　断电时，监控芯片禁用SRAM，而深度睡眠引脚上的下拉将自动把信号下拉到逻辑低状态，从而允许该部分进入深度睡眠模式。监控芯片确保板载电源不可用时SRAM一直处于禁用状态。电源恢复后，监控芯片将继续保持SRAM的禁用状态，直到其上电复位超时。这个超时时段从1到100ms不等，具体取决于所选择的监控芯片。超时时段允许控制器成功启动，之后它可以控制深度睡眠信号，并将其转变为逻辑高状态。这能够管理高速、低功耗SRAM的深度睡眠退出时序，同时使之用于控制器访问。

　　图4：带有高速、低功耗SRAM的 备用电池

　　高速、低功耗SRAM可提供相当于传统低功耗SRAM的电池备用时间，同时通过提高SRAM的访问速度满足系统设计人员的性能提升要求。