反辐射导弹抗诱骗性测试系统UI设计
加入技术交流群
用户将参数输完后，点击设置键，此时mini2440通过串口将信息发送给FPGA。为同步数据，将每个数据包的开头加入起始位，用来进行同步。数据包如图3所示。本文引用地址：https://www.eepw.com.cn/article/190795.htm
3 FPGA模块设计
此部分是整个系统的中枢，用于将用户命令转换为控制信号来控制各个器件的工作状态，其中被控器件包括数字锁相环，数字衰减器，FPGA同时产生视频信号。
FPGA内部主要包舍有3个模块，内部结构框图如图4所示。
在串口模块中，主要分为3大部分，串口底层模块，包头检测，数据存储。其中串口底层模块设计框图图5所示。
外围器件SP3223将BS232电平转换为CMOS电平并通过Rx传给FPGA。当使能有效时，UART模块首先检测起始位，如果有效，则屏蔽信号监测器，由UART内核按波特率时钟对八位数据位进行同步接收，并判断最后一位终止位是否为‘1’，如果满足要求，则将此帧数据放到数据总线上，并给状态信号上置10个时钟周期的高电平。读完九个数据后，重新使能信号监测器等待下帧数据。本系统中波特率设为19 200，全局时钟为50 MHz，分频器分频系数用以下公式计算divide=freq／baudrate≈2 604。
当串口模块处理完一包数据之后，将数据包以数组的形式传给操作模块，并使能操作模块。操作模块进行数据包解码，将数据包拆包，将数据分别传给视频信号产生器和相应I／O端口。
由于三路视频信号之间存在相位关系，因此以第一路雷达信号为基准，设定一个较大的统一延时量，在此基础上进行加减，即为各路视频信号的相位信息。这种方法简单高效。
评论