ADF4157在数字预失真时钟方案中的应用

　　本方案中的PLL 频率合成器ADF4157 需要以AD9516送过来的fREF = 181. 44MH z作为参考频率，合成发射端二级本振上变频频率和接收端一级本振下变频频率2 482. 44MH z， 由于它要产生上下变频的本振信号， 要求输出功率比较大， 故在它所构成的PLL环路中加了一个集成运放， 以提高外部VCO 的输出功率， 以致于满足预失真板上混频器的本振功率要求， 且要增加一个功分网络将一路输出分成两路。

　　ADF4157内部小数N 分频， 通过∑ - △ 调制方式再结合频率合成器的环路低通滤波器输出低的相位噪声和更高的频率精度， 本文ADF4157模块的鉴相频率为2. 835 MH z， 输入参考频率是181. 44MH z， 则步进频率为fPHD /225 = 0. 084 489 6 Hz， 输出频率分辨率(频率精度)为fREF /225 = 5. 0473H z。用在DPD系统的接收机和发射机的上变频和下变频部分中， 用来实现本振。

　　2. 2 ADF4157内部主要寄存器配置

　　ADF4157所有寄存器的控制是通过简单的三线接口进行的， 如图3。

图3 ADF4157 PLL频率合成器的串行控制接口

　　控制接口由时钟CLOCK， 数据DATA， 加载使能LE 构成。加载使能LE 的下降沿提供起始串行数据的同步。串行数据先移位到PLL 频率合成器的移位寄存器中， 然后在LE的上升沿更新内部相应寄存器，注意到时序图中有两种LE 的控制方法。另外， 需要注意的是对PLL芯片的寄存器进行写操作时， 需要按照一定的次序来写， 具体请参照芯片资料中的描述。

　　ADF4157通过INT 与FRAC 寄存器配置N 分频器， N = INT + ( FRAC /225 )， 图2中的环路滤波器( LPF)的作用是滤除鉴相器输出信号的高频成分和噪声， 并将鉴相器的输出电流转化为电压送到VCO的输入端， 以控制VCO 的输出频率。同时将VCO输出频率经过N 分频后反馈给鉴相器。鉴相器的作用是对反馈频率和参考鉴相频率进行比较， 当鉴相器两个输入信号的相位同步时， VCO 的输出频率就是要锁定的频率。PLL 的R， INT， FRAC 寄存器通过合理配置使外部VCO 工作在2 482. 44MHz输出， 将其快速锁定锁相模块。其关系式为：

　　由于N 分频的 ∑ - △调制器速度的限制f PHD最大为32MH z。FRAC取0到225 - 1， D、T 取0或1，R取1到32， INT可取23到4095， 通过ADI公司设计的ADF4157 Evaluation Softw are ADF _ FRAC _REC3[软件进行R， INT 和各个分频器合理的设置。由于fREF为181. 44MH z由AD9516时钟分配器输出， R选32， fPHD = 2. 835MH z， D 取0， T取1。

　　将上述数据都转化为十六进制数可得到其配置数据。最终将外部VCO 输出的时钟信号， 通过环路滤波器输入到数字预失真系统的上下变频模块作为本振时钟。

　　2. 3 测试结果

　　2. 3. 1 ADF4157相位噪声仿真

　　相位噪声是影响频率合成器性能的重要指标， 主要来自锁相环各组成部分的相位噪声， 分别为VCO相位噪声， 参考输入频率相位噪声， PLL芯片相位噪声， 环路滤波器相位噪声。根据数字预失真系统上下变频本振频率要求， VCO 输出频率2 482. 44MH z， 参考输入频率为181. 44MHZ， 鉴相频率2. 835MHz， 由于VCO控制电压( 14 V)超出了Vp电压( 5 V) ， 所以锁相环环路滤波器采用有源滤波器， 放大器为OP184， 环路带宽选择为84 kH z，VCO 选择SCD160 ( UMX??160??D16 ) 通过AD IsimPLL软件仿真如图4。

图4 相位噪声。

　　可以看出， 在低的偏离频率处， 参考源的噪声是频率合成器输出噪声的主要来源， 在高的偏离频率处， VCO相位噪声成为影响频率合成器总的相位噪声主要因素， 在10 kH z时总的相位噪声为- 89. 256 0dBc /H z， 性能较好。

　　2. 3. 2 ADF4157锁定时间仿真

　　影响锁相环频率合成器锁定时间最主要的因素是环路带宽和相位裕量。环路带宽越宽锁定时间越快， 但其滤波效果差。ADF4157在参考输入频率为181. 44MH z， 锁相环VCO 输出2 482. 44MHz， 鉴相频率为2. 835MH z， 环路带宽选择为84 kHz， 相位裕量47!，在45. 54 s的时候， 锁相环基本上达到锁定， 通过AD IsimPLL软件仿真如图5。

图5 84 kH z时锁定时间。