基于JK触发器的12归1计数器的设计与实现

4 同步计数／同步置1法的设计
这种方法的计数器的状态由JK触发器的J、K端直接决定。可根据计数状态表得出J3驱动方程的卡偌图，具体如图3所示。

根据图3所示的卡偌图，可得出如下方程：

根据上述计数方程，再利用逻辑门电路，就可以设计出如图4所示的电路，从而实现十二归一计数器。

5 结束语
同步时序电路和异步时序电路设计的不同之处在于其进位时，同步时序电路由于有统一的时钟脉冲，故其进位时刻为低位全部变为1的时候；而异步时序电路进位时，则依靠低一位由l变到0时向高位提供触发脉冲而使高位改变状态，所以，它的高位时钟端接在低一位的输出端。
同步置1和异步置1的不同之处在于：同步置l要等到脉冲到来时才能翻转，所以，它在计数到12时就可以翻转；而异步置1时，只要满足条件就可以置1，所以，它们的置1时刻是计数到13的时候翻转。
JK触发器是数字电路的基本逻辑记忆单元，利用该触发器可以实现12归1的方法，同时也可以更加深入的理解其功能及同步与异步的区别。