RS通信编码器的优化设计及FPGA实现
加入技术交流群
利用ISE9．0仿真软件得到的运算一级模二运算的仿真图如图2所示。
生成的一级模二运算模块如图3所示。
依次连接多个模二运算模块，进行一步步模二运算，得到余数多项式的系数，即为RS校验码。图4为当信息码字为M时的RS编译结果。
可看到此时：
4 FPGA实现
通过RS编码后的数据为5×31的矩阵，形如；
将5行数据交织编码，交织度为I=5，得到(ao bo co do eo a1 b1 c1 d1 e1…a30 b30 c30 d30 e30)的形式，利用示波器从串口读出，得到波形图如图5所示。
5 结语
给出的RS编码器设计方法对生成多项式进行了优化，使得ROM中需要存入的乘法表大幅减少，模拟模二运算的步骤设计编码过程，最终烧入FPGA中，利用示波器采集到了正确的数据，证明RS编码器编码正确。本文介绍的RS编码器设计方法简单，占用资源少。
评论