首页  资讯  商机   下载  拆解   高校  招聘   杂志  会展  EETV  百科   问答  电路图  工程师手册   Datasheet  100例   活动中心  E周刊阅读   样片申请
EEPW首页 >> 主题列表 >> veriloghdl

veriloghdl 文章

Verilog HDL 模块和端口以及门级建模

  • 模块定义以关键字module开始,模块名、端口列表、端口声明和可选的参数声明必须出现在其他部分的前面,模块内部5个组成部分:变量声明、数据流语句、底
  • 关键字: VerilogHDL  端口  建模  

Verilog HDL简明教程(part1)

  • Verilog HDL简明教程(part1)-Verilog HDL是一种硬件描述语言,用于从算法级、门级到开关级的多种抽象设计层次的数字系统建模。被建模的数字系统对象的复杂性可以介于简单的门和完整的电子数字系统之间。数字系统能够按层次描述,并可在相同描述中显式地进行时序建模。
  • 关键字: VerilogHDL  FPGA  

Verilog门电平模型化

Verilog HDL的历史及设计流程

  • Verilog HDL 是硬件描述语言的一种,用于数字电子系统设计。该语言是 1983 年由 GDA ( GateWay Design Automation )公司的 Phil Moorby 首创的。 Phil Moorby 后来成为 Verilog - XL 的主要设计者和 Cadence 公司( Cadence Design System )的第一个合伙人。
  • 关键字: VerilogHDL  VHDL  设计流程  

FPGA系统设计原则和技巧之:FPGA系统设计的3个基本原则

  • 在FPGA设计领域,面积通常指的是FPGA的芯片资源,包括逻辑资源和I/O资源等。速度一般指的是FPGA工作的最高频率。和DSP或者ARM芯片不同,FPGA设计的工作频率不是固定的,而是和设计本身的延迟紧密相联。
  • 关键字: FPGA系统设计  高速基本单元  VerilogHDL  异步设计  同步设计  

硬件描述语言Verilog HDL设计进阶之:使用函数实现简单的处理器

  • 本实例使用Verilog HDL设计一个简单8位处理器,可以实现两个8位操作数的4种操作。在设计过程中,使用了函数调用的设计方法。
  • 关键字: VerilogHDL  函数  处理器  FPGA  

硬件描述语言Verilog HDL设计进阶之:自动转换量程频率计控制器

  • 本实例使用Verilog HDL设计一个可自动转换量程的频率计控制器。在设计过程中,使用了状态机的设计方法,读者可根据综合实例6的流程将本实例的语言设计模块添加到自己的工程中。
  • 关键字: VerilogHDL  频率计控制器  FPGA  

硬件描述语言Verilog HDL设计进阶之: 典型实例-状态机应用

  • 状态机设计是HDL设计里面的精华,几乎所有的设计里面都或多或少地使用了状态机的思想。状态机,顾名思义,就是一系列状态组成的一个循环机制,这样的结构使得编程人员能够更好地使用HDL语言,同时具有特定风格的状态机也能提高程序的可读性和调试性。
  • 关键字: VerilogHDL  状态机  FPGA  

硬件描述语言Verilog HDL设计进阶之: 逻辑综合的原则以及可综合的代码设计风格

  • 用always块设计纯组合逻辑电路时,在生成组合逻辑的always块中,参与赋值的所有信号都必须有明确的值,即在赋值表达式右端参与赋值的信号都必需在always @(敏感电平列表)中列出。
  • 关键字: VerilogHDL  逻辑综合  FPGA  

硬件描述语言Verilog HDL设计进阶之:有限状态机的设计原理及其代码风格

  • 由于Verilog HDL和 VHDL 行为描述用于综合的历史还只有短短的几年,可综合风格的Verilog HDL 和VHDL的语法只是它们各自语言的一个子集。又由于HDL的可综合性研究近年来非常活跃,可综合子集的国际标准目前尚未最后形成,因此各厂商的综合器所支持的HDL子集也略有所不同。
  • 关键字: VerilogHDL  有限状态机  FSM  

硬件描述语言Verilog HDL设计进阶之:Verilog HDL高级语法结构--函数

  • 函数的定义蕴含声明了与函数同名的、函数内部的寄存器。如在函数的声明语句中为缺省,则这个寄存器是一位的;否则是与函数定义中一致的寄存器。
  • 关键字: VerilogHDL  函数  function  

硬件描述语言Verilog HDL设计进阶之: Verilog HDL高级语法结构—任务

  • 如果传给任务的变量值和任务完成后接收结果的变量已定义,就可以用一条语句启动任务。任务完成以后控制就传回启动过程。如任务内部有定时控制,则启动的时间可以与控制返回的时间不同。
  • 关键字: VerilogHDL  任务  task  

硬件描述语言Verilog HDL设计进阶之:task和function说明语句的区别

  • task和function说明语句分别用来定义任务和函数。利用任务和函数可以把一个很大的程序模块分解成许多较小的任务和函数便于理解和调试。输入、输出和总线信号的值可以传入或传出任务和函数。
  • 关键字: VerilogHDL  task  function  

verilog HDL基础之:实例3 数字跑表

  • 本节通过Verilog HDL语言编写一个具有“百分秒、秒、分”计时功能的数字跑表,可以实现一个小时以内精确至百分之一秒的计时。数字跑表的显示可以通过编写数码管显示程序来实现,本实例只给出数字跑表的实现过程。读者还可以通过增加小时的计时功能,实现完整的跑表功能。
  • 关键字: VerilogHDL  计数器  华清远见  数字跑表  

Verilog HDL基础之:时序逻辑电路

共40条 1/3 1 2 3 »

veriloghdl介绍

您好,目前还没有人创建词条veriloghdl!
欢迎您创建该词条,阐述对veriloghdl的理解,并与今后在此搜索veriloghdl的朋友们分享。    创建词条

热门主题

FPGA    DSP    MCU    示波器    步进电机    Zigbee    LabVIEW    Arduino    RFID    NFC    STM32    Protel    GPS    MSP430    Multisim    滤波器    CAN总线    开关电源    单片机    PCB    USB    ARM    CPLD    连接器    MEMS    CMOS    MIPS    EMC    EDA    ROM    陀螺仪    VHDL    比较器    Verilog    稳压电源    RAM    AVR    传感器    可控硅    IGBT    嵌入式开发    逆变器    Quartus    RS-232    Cyclone    电位器    电机控制    蓝牙    PLC    PWM    汽车电子    转换器    电源管理    信号放大器    树莓派    linux   
关于我们 - 广告服务 - 企业会员服务 - 网站地图 - 联系我们 - 征稿 - 友情链接 - 手机EEPW
Copyright ©2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《电子产品世界》杂志社 版权所有 北京东晓国际技术信息咨询有限公司
备案 京ICP备12027778号-2 北京市公安局备案:1101082052    京公网安备11010802012473