首页  资讯  商机   下载  拆解   高校  招聘   杂志  会展  EETV  百科   问答  电路图  工程师手册   Datasheet  100例   活动中心  E周刊阅读   样片申请
EEPW首页 >> 主题列表 >> dft

dft 文章

DFT、DTFT和DFS你搞清楚了吗?

  •   大家好,又到了每日学习的时间了,今天咱们来聊一聊数字信号处理中DFT、DTFT和DFS的关系,咱们通过几幅图来对比,探讨一下哦。  很多同学学习了数字信号处理之后,被里面的几个名词搞的晕头转向,比如DFT,DTFT,DFS,FFT,FT,FS等,FT和FS属于信号与系统课程的内容,是对连续时间信号的处理,这里就不过多讨论,只解释一下前四者的关系。  首先说明一下,我不是数字信号处理专家,因此这里只站在学习者的角度以最浅显易懂的性质来解释问题,而不涉及到任何公式运算。  学过卷积,我们都知道有时域卷积定
  • 关键字: DFT  DTFT  DFS  

借助硬件加速仿真将 DFT 用于芯片设计

  • 可测试性设计 (DFT) 在市场上所有的电子设计自动化 (EDA) 工具中是最不被重视的,纵然在设计阶段提高芯片的可测试性将会大幅缩减高昂的测试成本,也是
  • 关键字: DFT  硬件加速  仿真芯片设计  

低功耗制造性测试的设计-第二部分

  • 假设设计的某个时钟驱动了大量触发器,以至它们的峰值开关动作超过设计的总体功率预算。我们不希望测试逻辑去改变任何时钟,相反我们将设计分割成N个模块,各模块具有自己的扫描启动引脚,并且包含自己的扫描压缩逻辑和扫描链。(如图2所示)模块的数量和组成需要仔细选取,以便任何单个模块(包括具有大部分触发器的模块)的触发器开关速率不超过总功率预算。从这方面讲,可以认为分割将功率预算硬连(hardwire)进了设计。
  • 关键字: ATPG  数字电路设计  SoC  DFT  

低功耗制造测试的设计-第一部分

  • 完全的数字电路测试方法通常能将动态功耗提高到远超出其规范定义的范围。如果功耗足够大,将导致晶圆检测或预老化(pre-burn-in)封装测试失效,而这需要花大量的时间和精力去调试。当在角落条件(corner conditions)下测试超大规模SoC时这个问题尤其突出,甚至会使生产线上出现不必要的良率损失,并最终减少制造商的毛利。避免测试功耗问题的最佳途径是在可测试性设计(DFT)过程中结合可感测功率的测试技术。本文将首先介绍动态功耗与测试之间的关系,以说明为何功率管理现在比以往任何时候都迫切;然后介绍两
  • 关键字: ATPG  DFT  数字电路测试  

转向使用即插即用的分层 DFT 的好处

  • 一、背景传统的全芯片ATPG正日渐衰退,对于许多现有的和未来的集成芯片器件来说,一项主要挑战就是如何为庞...
  • 关键字: 分层  DFT  即插即用  时钟切换  

硬件仿真正当时,DFT降低不良率

  • 当今IC设计越来越复杂,已经向10亿门进发,同时需要更快的上市时间,20nm、3DIC也成为研发热门。如何提高设计效率?Mentor Graphics公司董事长兼CEO Walden Rhines称硬件仿真(emulation)是仿真的潮流。
  • 关键字: Mentor  IC  DFT  

DFT测试方法之比较

  • ASIC设计的平均门数不断增加,这迫使设计团队将20%到50%的开发工作花费在与测试相关的问题上,以达到良好的测试覆盖率。尽管遵循可测试设计(DFT)规则被认为是好做法,但对嵌入式RAM、多时钟域、复位线和嵌入式IP的测
  • 关键字: DFT  测试方法  比较    

DFT的计算量

  • DFT的计算量,离散傅里叶变换在实际应用中是非常重要的,利用它可以计算信号的频谱、功率谱和线性卷积等。但是,如果使用定义式(3.20)来直接计算DFT,当N很大时,即使使用高速计算机,所花的时间也太多。因此,如何提高计算DFT的速
  • 关键字: 计算  DFT  

基于架构与基于流程的DFT测试方法之比较

  • ASIC设计的平均门数不断增加,这迫使设计团队将20%到50%的开发工作花费在与测试相关的问题上,以达到良好的测试覆盖率。尽管遵循可测试设计(DFT)规则被认为是好做法,但对嵌入式RAM、多时钟域、复位线和嵌入式IP的测
  • 关键字: DFT  架构  测试方法  比较    

Magma 最新版Talus Design面世

  •   美国加州圣荷塞 2009年4月14日– 芯片设计解决方案供应商微捷码(Magma®)设计自动化有限公司(纳斯达克代码:LAVA)日前宣布,该公司面向先进集成电路的全芯片综合产品Talus® Design的最新版本正式面市。新版Talus® Design包括了一个增强的时序优化引擎、改善的内存使用效率以及先进的生产率改进,比如:创新性可用性、更为灵活的先进脚本语言以及领先的第三方可测性设计(DFT)产品支持。同时,Talus Design与Talus Vortex相结
  • 关键字: Magma  RTL  DFT  Talus  

微捷码向LogicVision提供ATPG技术授权

  •         美国加州圣荷塞,芯片设计解决方案供应商微捷码(Magma®)设计自动化有限公司日前宣布,公司已向领先的半导体内置自测(BIST)和诊断解决方案提供商LogicVision公司提供了自动测试向量生成(ATPG)技术的授权。通过这项协议,LogicVision公司将能够更快拓展产品组合,为客户提供更全面的可测性设计(DFT)功能以改善测试质量、缩短纳米IC设计周期并降低纳米IC成本。此外,两家公司还签署了一份单独协议
  • 关键字: 微捷码  BIST  ATPG  DFT  IC   

FFT、PFT和多相位DFT滤波器组瞬态响应的比较

  • 电子产品世界,为电子工程师提供全面的电子产品信息和行业解决方案,是电子工程师的技术中心和交流中心,是电子产品的市场中心,EEPW 20年的品牌历史,是电子工程师的网络家园
  • 关键字: FFT  PFT  滤波器  DFT  

基于FPGA的FFT处理器设计

  •   1 引言   随着数字技术的快速发展,数字信号处理已深入到条个领域。在数字信号处理中,许多算法如相关、滤波、谱估计、卷积等都可通过转化为离散傅立叶变换(DFT)实现,从而为离散信号分析从理论上提供了变换工具。但DFT计算量大,实现困难。快速傅立叶(FFT)的提出,大大减少了计算量,从根本上改变了傅立叶变换的地位,成为数字信号处理中的核心技术之一,广泛应用于雷达、观测、跟踪、高速图像处理、保密无线通信和数字通信等领域。   目前,硬件实现FFT算法的方案主要有:通用数字信号处理器(DSP)、FFT专
  • 关键字: FPGA  FFT  处理器  DFT  DSP  
共24条 1/2 1 2 »

dft介绍

  DFT   随着电子电路集成度的提高,电路愈加复杂,要完成一个电路的测试所需要的人力和时间也变得非常巨大。为了节省测试时间,除了采用先进的测试方法外,另外一个方法就是提高设计本身的可测试性。其中,可测试性包括两个方面:一个是可控制性,即为了能够检测出目的故障(fault)或缺陷(defect),可否方便的施加测试向量;另外一个是可观测性,指的是对电路系统的测试结果是否容易被观测到。  在集成 [ 查看详细 ]

热门主题

FPGA    DSP    MCU    示波器    步进电机    Zigbee    LabVIEW    Arduino    RFID    NFC    STM32    Protel    GPS    MSP430    Multisim    滤波器    CAN总线    开关电源    单片机    PCB    USB    ARM    CPLD    连接器    MEMS    CMOS    MIPS    EMC    EDA    ROM    陀螺仪    VHDL    比较器    Verilog    稳压电源    RAM    AVR    传感器    可控硅    IGBT    嵌入式开发    逆变器    Quartus    RS-232    Cyclone    电位器    电机控制    蓝牙    PLC    PWM    汽车电子    转换器    电源管理    信号放大器    树莓派    linux   
关于我们 - 广告服务 - 企业会员服务 - 网站地图 - 联系我们 - 征稿 - 友情链接 - 手机EEPW
Copyright ©2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《电子产品世界》杂志社 版权所有 北京东晓国际技术信息咨询有限公司
备案 京ICP备12027778号-2 北京市公安局备案:1101082052    京公网安备11010802012473