- 假设设计的某个时钟驱动了大量触发器，以至它们的峰值开关动作超过设计的总体功率预算。我们不希望测试逻辑去改变任何时钟，相反我们将设计分割成N个模块，各模块具有自己的扫描启动引脚，并且包含自己的扫描压缩逻辑和扫描链。(如图2所示)模块的数量和组成需要仔细选取，以便任何单个模块(包括具有大部分触发器的模块)的触发器开关速率不超过总功率预算。从这方面讲，可以认为分割将功率预算硬连(hardwire)进了设计。
- 关键字：
ATPG 数字电路设计 SoC DFT
- 完全的数字电路测试方法通常能将动态功耗提高到远超出其规范定义的范围。如果功耗足够大，将导致晶圆检测或预老化(pre-burn-in)封装测试失效，而这需要花大量的时间和精力去调试。当在角落条件(corner conditions)下测试超大规模SoC时这个问题尤其突出，甚至会使生产线上出现不必要的良率损失，并最终减少制造商的毛利。避免测试功耗问题的最佳途径是在可测试性设计(DFT)过程中结合可感测功率的测试技术。本文将首先介绍动态功耗与测试之间的关系，以说明为何功率管理现在比以往任何时候都迫切；然后介绍两
- 关键字：
ATPG DFT 数字电路测试
- 扫描测试是测试集成电路的标准方法。绝大部分集成电路生产测试是基于利用扫描逻辑的 ATPG(自动测试向量生成)。扫描 ATPG 是一项成熟的技术，特点是结果的可预测性高并且效果不错。它还能实现精确的缺陷诊断，有助于
- 关键字：
扫描测试 IC测试 ATPG
- 美国加州圣荷塞，芯片设计解决方案供应商微捷码（Magma®）设计自动化有限公司日前宣布，公司已向领先的半导体内置自测（BIST）和诊断解决方案提供商LogicVision公司提供了自动测试向量生成（ATPG）技术的授权。通过这项协议，LogicVision公司将能够更快拓展产品组合，为客户提供更全面的可测性设计（DFT）功能以改善测试质量、缩短纳米IC设计周期并降低纳米IC成本。此外，两家公司还签署了一份单独协议
- 关键字：
微捷码 BIST ATPG DFT IC
- 捷码(Magma)设计自动化公司发表有片上扫描链压缩功能的Talus ATPG与Talus ATPGX。这些先进的自动测试向量生成(ATPG) 产品使设计师能明显改进测试质量, 减少周转时间并且降低纳米级芯片 的成本。藉由整合Talus ATPG 和Talus ATPGX进 入Talus 物理设计环境, 微捷码提供唯一真正实现物理相关DFT(Physically Aware DFT™)的IC 实现流程。
今天芯片设计的复杂度和更小的尺寸使测试制作的IC更加复杂。新的失效机制不断涌现。
- 关键字：
消费电子 捷码 ATPG ATPGX 消费电子
- 微捷码(Magma)设计自动化公司发表有片上扫描链压缩功能的Talus ATPG与Talus ATPGX。这些先进的自动测试向量生成(ATPG) 产品使设计师能明显改进测试质量, 减少周转时间并且降低纳米级芯片 的成本。藉由整合Talus ATPG 和Talus ATPGX进 入Talus 物理设计环境, 微捷码提供唯一真正实现物理相关DFT（Physically Aware DFT） 的IC 实现流程。 &n
- 关键字：
消费电子 微捷码 Talus ATPG DFT MCU和嵌入式微处理器
atpg介绍
自动测试图样产生(Automatic test pattern generation, ATPG) 系统是一种工具，产生资料给制造出来后的数字电路作测试使用。
测试超大型集成电路，要达到非常高的错误涵盖率（en:Fault coverage）是非常困难的工作，因为它的复杂度很高。 针对组合逻辑（Combinatorial logic）和循序逻辑（Sequential logic）的电路测试，必须 [
查看详细 ]
关于我们 -
广告服务 -
企业会员服务 -
网站地图 -
联系我们 -
征稿 -
友情链接 -
手机EEPW
Copyright ©2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《电子产品世界》杂志社 版权所有 北京东晓国际技术信息咨询有限公司
京ICP备12027778号-2 北京市公安局备案：1101082052 京公网安备11010802012473
