- RS（Reed-Solomon）编码是一种具有较强纠错能力的多进制BCH编码，其既可纠正随机错误，又可纠正突发错误。RS编译码器广泛应用于通信和存储系统，为解决高速存储器中数据可靠性的问题，文中提出了RS编码的实现方法，并对编码进行了时序仿真。仿真结果表明，该译码器可实现良好的纠错功能。
- 关键字：
编译码器 寄存器 RS FPGA
- 脉冲编码调制(PCM)技术与增量调制(ΔM)技术已经在数字通信系统中得到广泛应用。当信道噪声比较小时一般用PCM，否则一般用ΔM。目前速率在155MB以下的准同步数字系列(PDH)中，国际上存在A解和μ律两种PCM编译码标准系列，...
- 关键字：
pcm 编译码器
- 摘要：基于卷积码的编译码原理，使用VHDL语言和FPGA芯片设计并实现了(2，1，3)卷积码编译码器。其中译码器设计采用“截尾”的Vite-rbi译码算法，在支路量度计算、路径量度和译码路径的更新与存储以及判决与
- 关键字：
FPGA 卷积码 编译码器
- 摘要：为了解决传统的维特比译码器结构复杂、译码速度慢、消耗资源大的问题，提出一种新型的适用于FPGA特点，路径存储与译码输出并行工作，同步存储路径矢量和状态矢量的译码器设计方案。该设计方案通过在ISE9.2i中仿
- 关键字：
FPGA 卷积 编译码器
- 在通信系统中，由于信道存在大量的噪声和干扰，使得经信道传输后的接收码与发送码之间存在差异，出现误码。在...
- 关键字：
VHDL 编译码器 线性分组码
- 数字信号在传输过程中受到干扰的影响，降低了其传输的可靠性，线性分组码作为一种常用的信道编码，在通信传输系统中应用广泛。在对线性分组码的编译码规则研究基础上，讨论了生成矩阵、监督矩阵与错误图样集之间的关系，在Max+PlusⅡ开发环境中，用VHDL语言设计线性分组码编译码器，对其各项设计功能进行了仿真和验证。结果表明，该设计正确，其功能符合线性分组码编译码器的要求。
- 关键字：
VHDL 线性 分组码 编译码器
- 摘要：考虑到结构化非规则重复累积码具有准循环的结构便于硬件实现，采用了结构化非规则重复累积码进行编码器设计。准循环矩阵的构造采用了基于ACE约束的PEG填充构造方法。结合所用码型的特点，设计出了简单有效的编
- 关键字：
S-IRA ACE 编译码器
- 1 引言 随着半导体工艺的发展，片上系统SOC已成为当今一种主流技术。基于IP复用的SOC设计是通过用户自定义逻辑(UDL)和连线将IP核整合为一个系统，提高了设计效率，加快了设计过程，缩短了产品上市时间。但是随着设
- 关键字：
BIST 编译码器 IP核 测试
编译码器介绍
您好，目前还没有人创建词条编译码器!
欢迎您创建该词条，阐述对编译码器的理解，并与今后在此搜索编译码器的朋友们分享。
创建词条
关于我们 -
广告服务 -
企业会员服务 -
网站地图 -
联系我们 -
征稿 -
友情链接 -
手机EEPW
Copyright ©2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《电子产品世界》杂志社 版权所有 北京东晓国际技术信息咨询有限公司
京ICP备12027778号-2 北京市公安局备案：1101082052 京公网安备11010802012473
