台积电推出65纳米、40纳米与28纳米之互通式电子设计自动化格式
台积电4月7日宣布针对65纳米、40纳米及28纳米工艺推出已统合且可交互操作的多项电子设计自动化(Electronic Design Automation; EDA) 技术档案。这些与设计相关的技术档案套装包括可互通的工艺设计套件(iPDK)、工艺设计规则检查(iDRC)、集成电路布局与电路图对比 (iLVS)，及工艺电容电阻抽取模组 (iRCX)。
|
中芯国际：力争在2010年实现45纳米小批量试产
2010年，在通信和消费类电子市场的带动下，相应的半导体产品市场出现了回升；低碳经济、绿色能源这些新兴市场的兴起，也将给相应的半导体市场带来发展契机。今年，中芯国际将加强65纳米的嵌入式工艺平台和32纳米关键模块的研发，同时力争实现45纳米和40纳米技术的小批量试产。
|
Intel欲将193nm沉浸式光刻技术延用至11nm制程节点
在2月21日举办的LithoVision2010大会上，Intel公司公布了其未来几年的光刻技术发展计划，按这份惊人的计划显示，Intel计划将 193nm波长沉浸式光刻技术延用至11nm制程节点，这表明他们再次后延了其极紫外光刻(EUV)技术的启用日期。
|
台积电宣布惊人之举 28nm制程节点将转向Gate-last工艺
09年夏季，一直走Gate-first工艺路线的台积电公司忽然作了一个惊人的决定：他们将在其28nm HKMG栅极结构制程技术中采用Gate-last工艺。以下，从蒋尚义的介绍中我们可以了解台积电28nm HKMG Gate-last工艺推出的背景及其有关的实现计划。
|
Altera 发布28-nm FPGA技术创新
Altera公司2月2日宣布了在即将推出的28nm FPGA中采用的创新技术：嵌入式HardCopy®模块、部分重新配置新方法以及嵌入式28-Gbps收发器，这些技术将极大的提高下一代Altera® FPGA的密度和I/O性能，并进一步巩固相对于ASIC和ASSP的竞争优势。
|
高通与TSMC在28纳米工艺技术上携手合作
小尺寸与低功秏是高通公司包括Snapdragon芯片组平台在内的下世代系统单芯片解决方案之重要特色。奠基于双方长久的合作关系，高通与台积电正携手将产品从45纳米工艺直接推进至28纳米工艺，以加速无线通讯产品在新市场上的扩展。
|
SanDisk-东芝联盟凭借三位元技术扭转战局
最近NAND闪存芯片产业内部的竞争激烈程度已经到了白热化的阶段，今年一月份，Intel-镁光联盟刚刚宣布将在今年量产25nm制程NAND闪存芯 片，其对手SanDisk-东芝联盟便随后以牙还牙，宣布将于今年下半年推出基于24nm制程的NAND闪存芯片产品。
|
|
|
 |
| 查找Datasheet？欢迎您前来EEPW论坛就日常的DSP、FPGA应用过程中碰见的设计技巧、疑难问题解决、设计感悟、方案介绍以及创新应用等方面进行探讨交流。每月评出1名最积极的用户为EEPW月度DSP之星和10名FPGA之星。奖品分别为：价值5000元的DSP实时仿真开发系统——ADT-XDS560U、价值500元的Altera USB下载线。 |
没有找不到，只怕你不来！
300万Datasheet任您尽情搜索！ |
|
