新闻中心

EEPW首页 > 测试测量 > 设计应用 > 基于CPLD的任意波形发生器(05-100)

基于CPLD的任意波形发生器(05-100)

—— 基于CPLD的任意波形发生器
作者:时间:2009-02-23来源:电子产品世界

  引言

本文引用地址:http://www.eepw.com.cn/article/91575.htm

  任意波形发生器()在通信系统、测试系统等方面得到广泛应用。本文利用自主研制的150 MSPS 12位DAC和300MSPS 12位DAC,基于技术,设计了一种。要产生的波形通过上位机软件设置,然后将波形数据下载到,AWG在的高速控制电路下将波形数据送高速DAC进行转换形成所要的波形。

  任意波形发生器的硬件结构

  AWG的工作过程是,首先接收上位机送来的波形数字信号存储到SRAM,然后启动控制电路从SRAM取出数据送DAC进行数摸转换,转换后的模拟信号送低通滤波器形成波形。如果DAC工作在150MSPS的速度下,可以以150MHz的频率送数据到DAC进行转换,微控制器的晶振输入一般工作在40MHz以下,没有这么高的速度送出数据到DAC,所以考虑采用构建硬件控制电路。数据首先传送到SRAM,然后在CPLD硬件控制电路的控制下,以150MHz的频率从SRAM中取数送DAC转换。其体系结构如图1所示。如果要形成正弦周期信号,每周期4个点就可以合成一个波形,此时可以输出约38MHz的高频信号。

  

 

 

  图1 AWG硬件结构

  CPLD(复杂可编程逻辑器件)是在传统的PAL、GAL基础上发展而来的,具有多种工作方式和高集成、高速、高可靠性等明显的特点,在超高速领域和实时测控方面有非常广泛的应用。与FPGA相比,CPLD比较适合计算机总线控制、地址译码、复杂状态机、定时/计数器、存储控制器等I/O密集型应用,且无须外部配置ROM、时延可预测等。目前的CPLD普遍基于E2PROM和Flash电可擦技术,可实现循环擦写。 公司的MAX7000 CPLD配置有JTAG口,支持ISP编程。用VHDL或Verilog HDL设计的程序,借助EDA工具经过行为仿真、功能仿真和时序仿真后,通过综合工具产生网表,下载到目标器件,从而生成硬件电路。

  本装置中,CPLD采用公司的EPM7128AE,其最高工作频率达200MHz。微控制器采用Atmel公司AVR微控制器AT90S8515。SRAM选用64K x 16的CY7C1021V。

  

 

 

  图2 DAC控制电路


上一页 1 2 3 下一页

关键词: Altera AWG CPLD

评论

技术专区

关闭