新闻中心

EEPW首页 > 行业要闻 > Altera启动亚太区SOPC World 2008

Altera启动亚太区SOPC World 2008

作者:时间:2008-09-08来源:电子产品世界网收藏

    本网讯 Altera公司(NASDAQ: ALTR)今天公布了其亚太区年度SOPC World大会的时间和地点。大会将于2008年10月在印度和中国的5个城市举办。

本文引用地址:http://www.eepw.com.cn/article/87780.htm

    大会包括技术研讨和展览两部分,系统设计人员通过此次大会来将了解到怎样降低系统成本,并满足严格的功耗预算要求,提高效能。在技术研讨会上,Altera及其合作伙伴将为出席人员介绍最先进的高功效可编程器件以及高效能开发工具等。

    谁应该参加?关注以高性价比迅速引入新功能和特性,并提高性能和效能,降低功耗的系统设计人员。

地点                              时间
印度班加洛尔 2008年10月14号
印度德里         2008年10月16号
中国深州         2008年10月20号
中国杭州         2008年10月22号
中国北京         2008年10月24号

时间                       主题

8:30 至 9:20          签到
9:20 至 11:05         展览 欢迎致辞
                                   第一次幸运抽奖
                                  主题演讲:Power Down, Speed Up

          嘉宾演讲
11:05 至 11:20  茶歇
11:20 至 11:50   Altera产品组合面向更高的性能和更低的功耗

11:50 至 1:15   第二次幸运抽奖,午餐
Time                    主题1:高性能 主题2:低成本
1:15 至 2:00         展览 采用40-nm FPGA使SoC集成迈上新台阶
                        使用Altera的嵌入式组合解决方案来提高性能、降低功耗

2:00 至 2:15   休息
2:15 至 2:55  在Altera FPGA设计中,使用Aldec Active-HDL混合语言仿真的前沿验证技术
                        使用Altera的CPLD迅速开发您的便携式设计

2:55 至 3:10   休息
3:10 至 3:50  采用MathWork的Simulink和Altera的DSP Builder进行通信系统基于模型的设计;WiMAX设计实例
                        采用Altera FPGA开发低成本控制网络

3:50 至 4:15  第三次幸运抽奖

会议演讲内容简介

Power Down, Speed Up
  当产品及时面市非常关键、ASIC的风险太大或者开发成本过高时,FPGA一直是设计工程师首选的芯片解决方案,而且也是最便捷的方案。在决定使用FPGA或者ASIC和ASSP替代方案时需要综合考虑性能和功耗。现在,在很多方面已经不需要对此进行权衡了。FPGA的功能和性能一直在大幅度增长,而相同功能下的功耗却在显著降低。您可以了解到FPGA以及FPGA设计工具的发展进步是怎样帮助设计人员通过硬件加速,以尽可能低的功耗来实现无与伦比的性能的。

Altera产品组合面向更高的性能和更低的功耗
  十年前,Altera认识到在所有半导体设计中,功耗将很快成为最重要的因素。从手持式到大规模基础应用,功耗影响了所有最终产品的成本、性能、可靠性和使用寿命。为解决这一挑战,Altera进行了长期投入,重点研究工艺进展、创新的功耗管理技术和功耗优化设计工具,降低CPLD、FPGA和ASIC产品组合的功耗。所有这些都结合创新来实现,以提高器件性能。结果是推出了全面的器件产品组合,帮助您降低功耗,加速设计。

采用40-nm FPGA使SoC集成迈上新台阶
  FPGA以其内在的灵活性和产品及时面市优势而成为芯片系统(SoC)集成的理想平台。Altera的40-nm定制逻辑组合包括新的Stratix® IV FPGA和HardCopy® IV ASIC,在密度、性能、特性和接口带宽上都具有一定的优势,使SoC集成迈上了新台阶。

在Altera FPGA设计中,使用Aldec Active-HDL混合语言仿真的前沿验证技术
- Aldec
  此次研讨会将展示最新的Aldec验证技术,帮助您以更高的水平针对高性能/大容量Altera FPGA器件来验证复杂的设计。研讨会将介绍前沿的验证技术,例如基于声明的验证、功能覆盖、仿真优化和高级调试技术等,这些技术有助于对Altera FPGA进行更精确和更全面的验证。
 
采用MathWork的Simulink和Altera的DSP Builder进行通信系统基于模型的设计;WiMAX设计实例
- The MathWorks
  要在便携式应用设计中获得成功,您需要发挥所有的潜在优势。CPLD能够提供这样的优势——它是迅速实现定制商用芯片组的低价格、低风险途径。此外,CPLD还是昂贵的ASIC开发的快速替代方案。它非常适合在混合电压环境中进行电压电平转换,以及通用I/O引脚扩展,不同接口协议之间的桥接等。
  在该演讲中,看看便携式应用设计人员怎样使用CPLD来迅速开发具有竞争力的前沿产品,并了解怎样使用Altera的CPLD来加速实现您的新一代便携式应用设计。


使用Altera的嵌入式组合解决方案来提高性能、降低功耗
  当今嵌入式处理设计人员面临一个难题——最终应用需要提高性能,而能源问题则要求降低功耗。要达到性能和功耗的平衡,总是需要进行折衷考虑,要同时考虑设计、系统体系结构、组件级性能和功耗等……直到现在,这种情况才有所改变。在此次技术研讨期间,通过演讲和现场展示,您将了解Altera全面的器件、IP、软件、参考设计和带有实例的开发套件等嵌入式组合解决方案怎样帮助您提高设计性能“与”降低功耗。

使用Altera的CPLD迅速开发您的便携式设计
  CPLD在成功实现便携式应用设计上具有很大的优势——是迅速实现定制商用芯片组的低价格、低风险途径。此外,CPLD非常适合在混合电压环境中进行电压电平转换,以及通用I/O引脚扩展,不同接口协议之间的桥接等。 
  在该演讲中,您将看到便携式应用设计人员怎样使用CPLD来迅速开发具有竞争力的前沿产品,了解怎样使用Altera的CPLD来加速实现您的新一代便携式应用设计。

采用Altera FPGA开发低成本控制网络
- Echelon
  Echelon公司的LonWorks® 平台与Altera Nios® II CPU内核和Cyclone® II FPGA及Cyclone III FPGA相结合,在消费类、商用和工业应用中实现了新一代绿色节能产品。Altera客户使用Power Line Smart收发器开发消费类家电应用以及使用Free Topology Smart收发器开发复杂系统控制器和区域控制器时,Echelon为其提供免费的接口软件。开发人员可以针对自己的应用来自由选择软核处理器和外设的最佳组合。



关键词: altera

评论


相关推荐

技术专区

关闭