新闻中心

EEPW首页 > 设计应用 > 级联型PLL时钟处理器对系统定时影响最小

级联型PLL时钟处理器对系统定时影响最小

作者:■ 赛普拉斯半导体公司 Craig McKelvey时间:2004-10-18来源:电子设计应用2004年第9期收藏

电子设计应用2004年第9期

本文引用地址:http://www.eepw.com.cn/article/3510.htm

伴随着通信市场的飞速发展,用于时钟分配的复杂树状结构得到了广泛的运用。为了给许多被时钟分配及其他设计用来传送数据(通过众多具有数字时域精度的不同功能设计组合单元)的节点馈送信号,时钟树是必需的。由于需要采用大量的时钟来对系统中的多个节点进行定时,因此,在严格且非常精确和受限的窗口时间内生成这些定时时钟也就成了当务之急。
目前,这些窗口是以皮秒为单位来测量的。随着必须对其馈送信号的节点数量的增加以及必须将时钟放入其中的定时窗口的迅速减少,设计师必须了解用于完成这些时钟信号的生成、倍频和传输的器件的特性。当今的许多时钟信号发生和传输产品都包含了PLL,因而使得定时系统的复杂程度进一步增加。这些PLL使设计师能够对滞后或超前的时钟进行重新定时、消除了长距离时钟信号传输过程中发生的传播延迟、并能够生成相位锁定于一个基准时钟且频率各不相同的时钟信号。
在利用PLL获得这些时钟控制能力的同时,也带来了PLL可靠性的劣化。要对所有基于PLL的时钟处理元件所产生的信号质量恶化有所了解并提供一定的容限。由PLL加至它所处理的时钟信号上的噪声不能被完全消除,这种噪声常常是被容许的,而且,可对位于时钟树中的那些内含PLL的元件进行配置控制,以使它们所产生的噪声得到控制且总时钟树性能远远高于可接受的最小值。
PLL对由其传递或生成的时钟信号所施加的噪声累积即为抖动。在电学术语里,抖动指一个规定的时钟点(通常是一个指定电压条件下的脉冲上升或下降沿)相对于其绝对期望点的时间偏差。这种抖动传统上一直被分为两大类。第一类为短期抖动,它是根据时点在相邻时钟周期里相对于其理想位置所产生的位移来测量的。用于该参数的常用术语是周期至周期抖动。

图1  锁相环(PLL)

图2  零延迟缓冲器的典型抖动转移函数曲线


另一类抖动是在一段较长的时间里测量的。用于此类抖动的一种术语是长期抖动。而使用频率和准确性都更高的术语则是长期周期抖动。在该领域,必须规定一个时间长度(以周期或秒为单位),用于对事件的采样周期进行限制以产生测定值。如果对采样周期未加限制,则事件有可能在一个不确定的位置上漂移,因此,必须设定并说明对事件的发生率进行测量的测量周期,以便更加精确地规定测量的具体方法。对于一个特定的应用,通常与脉冲边沿在某一特定周期之内所必须具有的稳定性有关。
在建立具有合理数值的时钟树的过程中都不可避免地需要把基于PLL的时钟处理元件串联。在这种场合,需要了解每个元件所引发的抖动之间的相互影响,而且,更为重要的是应弄清时钟树所生成的全部最终分量时钟的抖动内容。本文将从原理和功能角度进行全面论述。
当工程师准备采用包括多个串联PLL时钟处理元件的设计方案时,他们常常面临两个信息源。第一个信息源是RF设计师所拥有的传统知识。虽然有关基于RF PLL设计的介绍很多,但它们往往涉及的是那些将两个基于PLL的信号进行混合以生成一个和数时钟或差分时钟的电路。而且,它们一般也不像数字设计那样具有皮秒级的定时限制。在数字时钟领域拥有众多的可用理论信息,但是,设计师所需的却是一些经验信息或证据,用以把该应用难题转化为一个清晰明了并具有预见性的观点,即明确设计目标以及应该把设计时间和资源集中在哪些方面,从而实现一款健全的设计方案。
本文将对一个采用5个串联PLL的特殊而又典型的实验所获得的性能加以研究。虽然我们并不建议您采用5个PLL器件串联配置的设计方案,但这里特意采用该方案来把设计师所关心的种种不良影响着力体现出来。
在研究基于PLL的时钟处理元件时,首先需要了解的一点就是它们对必须通过其进行传递的时钟信号所起的作用。图1示出了一个典型的ZDB(零延迟缓冲器)元件及其各组成部分。
对电性能而言最为重要的是由相位检波器、误差放大器、电荷泵以及环路滤波器所构成的串联元件组。对于一个输入基准时钟信号,这些元件起一个二阶低通滤波器的作用。图2示出了抖动和频率转移函数以及在本例中所使用器件的带宽响应。
这是一幅输入-输出转移函数曲线图。它指示了至元件的任何输入频率的增益(和损耗)。请注意,输入频率(既可以是频率本身也可以加载于输入基准信号之上)将通过环路滤波器和相位检波器组合级进行传输和放大。高于1.5MHz滚降点的频率(以及复杂波的频率分量)将因该滤波作用而被衰减,从而在经过该器件时被抑制。
为了分析和说明件对通过其传递的时钟信号的作用,下面将分三个不同的视图对时钟信号通过若干连续级时存在于其上的噪声进行研究。
第一个是频域视图。该视图将采用一个频谱分析仪来观察功率电平与频率的函数关系曲线图,以了解这种噪声是如何在系统中进行传播的。
第二个是长周期抖动视图。这里可以观察到输出时钟在一段较长的时间里是如何起作用的,以及这些周期性变化的实际频率分布情况。该测量将借助一个TIA(时间间隔分析仪)来显示发生量(总数)与频率的相互关系。
第三个是调制域视图。在该视图中可以观察到一连串中等长度周期中的周期至周期(C-C)或相邻周期间的频率变化。它将显示脉冲或即时频率(抖动)的存在以及一个中等时段的视图。
本文所使用的器件具有以下数据表特性:



关键词: PLL时钟处理器

评论


技术专区

关闭