新闻中心

EEPW首页 > 设计应用 > 新型GPS信号源的设计方案

新型GPS信号源的设计方案

作者:时间:2010-09-28来源:网络收藏

是发射系统和接收系统中的核心器件,采用相位负反馈频率控制技术,具有良好的窄带载波跟踪性能和带宽调制跟踪性能,为系统上、下变频提供本振信号,对相位噪声和杂散具有很好的抑制作用,通过锁相频率合成技术实现的频率源已经在雷达、通信、电子等领域得到了广泛应用。

本文引用地址:http://www.eepw.com.cn/article/260745.htm

本文以设计为参考,介绍ADI公司的设计中的典型应用。

1 信号源系统组成

1.1 系统设计

根据文献了解了GPS信号的结构特点,本文设计的目的是模拟卫星发射的GPS信号,也就是对GPS信号进行基带调制并产生频率为1 575.42 MHz的GPS射频信号,根据文献,在系统总体设计中,采用超外差上变频思路,根据系统设计特点,分数字电路和模拟电路两部分,系统设计如图1所示,数字电路部分设计采用软件无线电的思路,利用完成GPS信号的基带调制和中频调制,输出8 b的GPS数字中频信号,通过D/A器件转换为模拟信号后送到模拟电路;模拟电路部分是整体设计的核心,主要是进行射频电路板的设计与实现,采用、混频器等器件,对信号进行混频,滤波,功率控制等,将GPS中频信号混频调制到射频信号,利用射频电路完成上变频功能。

1.2 模块设计

(1)数字电路:数字电路部分就是基带/中频模块设计,采用软件无线电思路,根据文献,利用产生GPS导航电文(D码)、C/A码、数字中频载波,对它们进行基带调制、扩频调制输出GPS数字中频信号,其中GPS信号调制原理如图2所示,主要由C/A码模块、D码模块、DDS模块和调制模块等组成。其中C/A码模块产生速率l.023MHz的第i颗卫星的C/A码序列,C/A码有1 023个码片,持续周期是1 ms;D码模块产生速率50 Hz的第i颗卫星的导航电文(D码);DDS模块产生速率12.5 MHz的数字载波信号;调制模块对C/A码、D码和载波信号进行扩频调制和BPSK调制,输出12.5 MHz的GPS数字中频信号。

(2)模拟电路:根据文献,模拟电路部分就是射频模块设计,利用频率合成器、混频器、滤波器和衰减器等器件进行射频电路设计,基本原理如图1所示的模拟部分,功能是将GPS信号由中频搬移到射频上,通过滤波器滤波,经可调衰减器调整功率后输出GPS射频信号,完成上变频功能。

2 频率合成器

2.1 工作原理及其性能

频率合成器主要功能是为系统上下变频提供本振信号,多应用于发射机和接收机系统设计中,通常由数字鉴相器(PD)、环路滤波器(LF)、压控振荡器 (VCO)和可编程计数器(R计数器和N计数器)等组成,数字鉴相器(PD)对R计算器与N计数器的输出信号进行相位比较,得到一个误差电压,经环路滤波器(LF)后控制压控振荡器(VCO)产生所需频率。

频率合成器是ADI公司生产的高性能锁相频率合成芯片,是一款双模前置分频型单环频率合成器,在不改变频率分辨率时,能有效提高频率合成器的输出频率;其主要性能有,输出频率范围为1450~1750 MHz,可选择二分频,选择二分频时输出信号频率为725~875 MHz;工作电压为3~3.6V;输出信号的功率可控制范围为-13~-4 dBm;可编程双模前置分频器的分频比为8/9,16/17,32/33;能够进行模拟和数字锁定检测;芯片内部集成了VCO等。ADF4360-4的工作原理如图3所示,P/(P+1)为高速双模前置分频器,其分频模数为P+1和P,A为5位脉冲吞咽可编程计数器,B为13位主可编程计数器,R为14位可编程参考分频器,MC为模控制逻辑电路。该器件通过可编程5位A计数器、13位B计数器及双模前置分频器(P/P+1)来共同确定主分频比 N(N=BP+A),14位可编程参考R分频器对外部晶振分频后得到参考频率fr=f0/R,因此,设计时只需外加环路滤波器,并选择合适的参考值,可获得稳定的频率输出,其输出频率为f0=fi/R(A+BP),式中,fi为输入频率,由外部晶振提供。

2.2 应用电路设计

在模拟电路射频模块中,频率合成器ADF4360-4为混频器提供本振信号,其应用电路如图4所示,频率合成器的模拟输入是外部温补晶振,晶振通过一个滤波器将标准时钟送到ADF4360-4的16脚REFin;频率合成器的输出管脚是4脚:RFoutA和5脚RFoutB,这两路输出差分高频信号,通过匹配网络和谐振滤波网络送入混频器的差分输入端;第17~19管脚分别是频率合成器初始化时控制数据的CLK脚、DATA脚、LE脚,与测试输出用的20脚MUXOUT一并接到一个5针插头,以便与连接,作为其输入输出控制接口;12脚Cc为补偿管脚,连一个电容接地;13脚 Rset用来设置电荷泵输出最大电流的大小,电流大小由公式ICPmax=11.75/Rest决定,本电路中Rest=4.7 kΩ;14脚CN连一个电容接Vvco去耦;6脚VCO电源、21脚数字电源和2脚模拟电源分开放置,分别加去耦电容;其他的模拟地和数字地直接接地。

2.3 初始化设计

频率合成器ADF4360-4通过高速双模前置分频器P,5位脉冲吞咽可编程计数器A,13位主可编程计数器B和14位可编程参考R分频器共同决定主分频比,其输出频率为

。模拟电路中使用输入晶振为fi=11.289 6 MHz,数字电路部分输出GPS信号频率为12.5 MHz,经过推算可以设置频率合成器参数A=5,B=34,P=8,因此频率合成器输出本振信号频率为.f0=1 563.609 8 MHz。

频率合成器ADF4360-4内部有3个24位寄存器,R寄存器、C寄存器和N寄存器,由于寄存器是用来暂存指令和数据的,每次掉电后原来写入寄存器的数据也就丢失了,因此每次上电时,必须重新给寄存器写入数据才能获得所需的本振输出。通电时寄存器数据写入顺序是R寄存器、C寄存器和N寄存器,寄存器数据输入程序用VHDL语言编写,采用FPGA芯片来控制,其中3个24位寄存器的初始化设置值如表1所示。其中每个寄存器最末两位DBl和DB0用来决定目标寄存器,比如“01”代表R寄存器,“10”代表N寄存器,“00代表C寄存器;R寄存器的DBl5~DB2用来设置14位可编程参考分频器R,N寄存器的DB20~DB8用来设置 13位主可编程计数器B,DB6~DB2用来设置5位脉冲吞咽可编程计数器A,C寄存器的DB23和DB22用来决定高速双模前置分频器P,比如“OO” 表示P=8,C寄存器的DBl3和DBl2用来设置输出功率大小,例如“10”表示频率合成器输出功率大小是-7 dBm,可以根据实际需要调整输出功率的大小

ADF4360-4的3个寄存器数据写入是通过ADI公司的FPGA芯片PlC6Q240C8的3个双向I/O口来实现的,连接原理如图4所示,FPGA芯片的3个双向I/O口,分别连接ADF4360-4的LE脚、DATA脚、CLK脚,其中CLK为串行时钟输入,DATA为串行数据输入,LE为加载使能。ADF4360-4初始化时序如图5所示。首先由DATA脚在每个CLK的上升沿从MSB(最高有效位)开始依次写入24位移位寄存器中的数据,并根据LE脚的上升沿信号一次性将输入的24 b数据加载到目标寄存器,然后再进行下一个目标寄存器的初始化,其中C寄存器和N寄存器的赋值间隔应该大于5 ms。

3 实验结果

数字电路模块的核心是基带/中频模块,采用ADI公司的FPGA芯片EPlC6Q240C8,该芯片采用130 nm工艺,逻辑单元有5 980个,在Quart-usⅡ8.O平台下测试,测试结果是GPS信号调制占用逻辑单元337个,采用ModelSim仿真平台,编写TestBench测试文件,在ModelSim平台下导出时长1 ms的GPS信号数据,在Matlab上进行功率谱分析,仿真波形如图6(a)所示,中心频率是12.5 MHm将基带/中频模块输出的GPS中频信号送到安泰频谱分析仪AT5011进行频谱分析,频谱波形如图6(b)所示,信号中心频率为12.5 MHz,中频信号能量主要集中在主瓣上,仿真结果和实测结果相符合。

模拟电路的射频模块在进行PCB电路设计时,需要考虑的问题是噪声干扰,噪声干扰是影响射频电路性能的重要因素,在PCB布局时要考虑数字电路和模拟电路之间的干扰,大功率器件和小功率器件之间的干扰,供电电源的噪声干扰,高频线的布线及接地等因素。射频模块的验证是观察是否将GPS中频信号上变频为1 575.42 MHz的信号,测试中将射频模块输出的GPS射频信号经60 dB衰减后送到频谱分析仪,频谱显示信号是一个单频信号,中心频率是1 575.4 MHz,测试符合系统设定要求。

4 结语

通过分析频率合成器ADF4360-4的工作原理、性能特点及其应用电路设计,结合GPS信号源设计,提出了以FPGA芯片和频率合成器为核心的 GPS信号源的总体设计方案,分数字电路和模拟电路两部分进行了设计与实现,并给出了实验测试。结果表明,以FPGA为核心的基带/中频模块实现了GPS 信号的BPSK调制,扩频调制,输出了12.5 MHz的GPS中频信号;以频率合成器ADF4360-4为核心的射频模块完成了上变频功能,将GPS中频信号调制到射频1 575.4 MHz上,测试满足系统设计要求。

模拟信号相关文章:什么是模拟信号


分频器相关文章:分频器原理
尘埃粒子计数器相关文章:尘埃粒子计数器原理
混频器相关文章:混频器原理
鉴相器相关文章:鉴相器原理
衰减器相关文章:衰减器原理
汽车防盗机相关文章:汽车防盗机原理
频谱分析仪相关文章:频谱分析仪原理


评论


相关推荐

技术专区

关闭