用ＡＤＳＰ－２１８１和ＭＣ６８３０２实现ＭＰＥＧ－２传送复用器

摘要：在概述ＭＰＥＧ－２传送流（ＴＳ）语法规范的基础上，给出了用ＡＤＳＰ－２１８１ 数字信号处理器和ＭＣ６８３０２微控制器实现传送复用器的设计方案和实现技术。该方法是在ＭＣ６８３０２的控制下，用ＤＳＰ查询复用器各输入ＦＩＦＯ的状态，根据各ＦＩＦＯ的状态读入数据，完成音频、视频的均匀打包。

关键词：ＭＰＥＧ－２编码传输系统 传送复用器 ＴＳ流 打包

当今世界正在向数字化方向发展，电视信号的数字编码、数字化存储、数字化传输、数字化处理在我们的现实世界中已经变得越来越广泛。电视系统的全面数字化给节目制作和传输都带来了革命性的变化。随着码率压缩技术的突破和ＭＰＥＧ标准的建立，从演播室到发射整个系统的各个方面正处于全面数字化的进程中。ＭＰＥＧ－２编解码传输系统是目前解决演播室节目制作和传输的主流产品。

ＭＰＥＧ－２编码传输系统由音、视频编码器（包括音、视频原始流的分组基本流打包）、传输流系统复用器、网络适配器等组成，如图１所示。

复用器是整个系统的关键设备之一，它接收前端多套节目编码器来的视频、音频压缩数据流，按照一定的复用策略将其交织复用成符合ＭＰＥＧ－２系统层规范的单一的系统码流（传输流）。为实现一套节目音频、视频的解码同步，在码流中需插入各种时间标记、系统控制等信息。最后送到网络适配器或者信道调制设备，得到与传输信道相匹配的标准输出码流后，送往信道。复用器还提供整个编码系统的系统时钟。

本文复用器的设计是在ＭＰＥＧ－２音／视频国际标准的第一部分ＩＳＯ／ＩＥＣ１３８１８－１系统层语法规范的基础上，采用ＡＤＳＰ－２１８１信号处理器芯片和ＭＯＴＯＲＯＬＡ的微处理器ＭＣ６８３０２实现的。

１ 复用器的设计

１．１ ＩＳＯ／ＩＥＣ １３８１８－１传送层语法结构

复用器以ＭＰＥＧ－２系统规范为基础，对于地面广播方式，复用器按传输流（ＴＳ）格式打包。ＴＳ包的长度固定为１８８字节，传送层采用固定字长数据包的优点在于为以后新业务的创立提供了灵活性，新增的比特流可以直接在传送层处理而无需增加硬件。数据包字头信息中采用数据包标识（ＰＩＤ）作为比特流的识别工具，因此可以将视频、音频和其它数据混合在一起。经网络适配器后，得到具有Ｇ．７０３标准的码流，以便在类似ＳＤＨ多路复用的环境中进行数据的发送；同时也有利于抗信道误码和误码后的恢复。

传送层的语法结构如图２所示。１８８字节长度的ＴＳ包由４字节的链接字头、可变长字节的自适应字头以及有效数据负荷组成。每个ＴＳ包的字头信息鉴别一种应用比特流，它们构成ＴＳ包的负荷，支持的应用包括视频、音频、数据、节目流和系统控制信息等。

１．２ 多路复用流语意的限制

（１）节目参考时钟ＰＣＲ的编码频率

打包时，ＴＳ流的构造应使得含有每一节目的ＰＣＲ－ＰＩＤ的ＴＳ流分组中连续出现ｐｒｏｇｒａｍ＿ｃｌｏｃｋ＿ｒｅｆｅｒｅｎｃｅ字段最后一位的字节间隔应小于等于０．１ｓ。

（２）显示时间标签的编码频率

对每一个原始视频或音频流来说，传送流的结构应使编码的显示时间标签的最大差值为０．７ｓ，也就是

│ｔＰｎｋ－ｔＰｎｋ’’│≤０．７ｓ

（３）在传送流中，音频采样速率和系统目标解码器的系统时钟频率之间有特定的比例关系，而且视频图象速率和系统时钟频率之间也有特定的比例关系。

２ ＡＤＳＰ－２１８１的性能

数字信号处理器（ＤＳＰ）具有速度快、运算能力强、花费低、可扩展和集成度高等优良特性，这就使得我们在选择内嵌环境下工作的信号协处理器时，能够提供非常强大且灵活的系统，并且价格非常合理。

本文采用ＡＤ公司的ＡＤＳＰ－２１８１ 数字信号处理器，它具有以下主要性能：

·２５ｎｓ的单周期指令执行时间

·片内１６Ｋ字程序存储器ＰＲＡＭ；片内１６Ｋ字数据存储器ＤＲＡＭ

·三个独立的计算单元ＡＬＵ、乘法／累加器和桶形移位器

·两个独立的地址发生器

·强有力的程序定序器

·循环无额外时钟开销

·条件算术指令

·具有压扩硬件和自动数据缓冲的两个双缓冲串行口

·可编程的内部定时器

·可编程的等待状态发生器

·１６比特内部ＤＭＡ口可快速访问片内存储器

·具有２０４８个存储单元的Ｉ／Ｏ口支持并行的外围设备

·１３个可编程的标志管脚可提供灵活的系统信令

·ＥＰＲＯＭ的自动引导或通过内部ＤＭＡ口自动引导

这些特点使得它只需最小的外部支持环境就可以工作。

用ＡＤＳＰ－２１８１实现压缩的音、视频的传输流打包时，如果视频编码器以８Ｍｂｐｓ的速率输出压缩的视频流，存于视频ＦＩＦＯ中，而１６位操作的ＤＳＰ每个指令读两个字节，则需读０．５Ｍ次，即每秒需要５００ ０００次读指令才能保证ＦＩＦＯ不发生溢出。与此同时，ＤＳＰ还需对读出的数据进行一定的处理，才能从ＤＳＰ串口发出。ＡＤＳＰ－２１８１的最高指令周期为４０ＭＩＰＳ，按每秒从ＦＩＦＯ读１ＭＢ计算，则平均１秒一个字节可有４０条指令的处理时间。对于打包处理，ＡＤＳＰ－２１８１可以满足一套节目的复用。

３ ＡＤＳＰ－２１８１的ＩＤＭＡ接口与ＭＣ６８３０２的连接

为了使ＤＳＰ实现最好的性能，有效的微处理器通信是最关键的。摩托罗拉ＭＣ６８３００系列微控制器能提供强大且灵活的总线接口，很适合ＤＳＰ的要求。

复用器设计时，整个过程的协调控制工作是用摩托罗拉的微处理器ＭＣ６８３０２完成的。控制操作流程见图３。图中的标号表示系统的整个初始化过程，其中，“（１）”表示ＭＣ６８３０２对打包ＤＳＰ进行ＲＥＳＥＴ（复位），ＤＳＰ开始初始化；“（２）”表示ＭＣ６８３０２给编码器加载程序；“（３）”表示打包ＤＳＰ通知ＭＣ６８３０２已初始化完毕；“（４）”表示ＭＣ６８３０２通知编码器开始工作。

ＭＣ６８３０２对整个系统初始化完毕后，ＡＤＳＰ－２１８１便开始从ＦＩＦＯ中读取分组的视频原始流和音频原始流，并对所读数据进行判断，加相应的包头，然后在外加串口时钟的控制下，以固定速率从ＡＤＳＰ－２１８１串口把打包的ＴＳ流数据送往信道。

下面介绍ＡＤＳＰ－２１８１芯片的ＩＤＭＡ接口同ＭＣ６８３０２微控制器之间的硬件界面和软件接口的设计方案。

３．１ ＩＤＭＡ操作

外部器件能通过ＤＳＰ的ＩＤＭＡ接口访问ＡＤＳＰ－２１８１的内存。微处理器ＭＣ６８３０２能够通过ＩＤＭＡ接口与ＡＤＳＰ－２１８１的内存通信，把此ＤＳＰ芯片当作是隶属自身的以存储区划分的外围设备，并且可以访问ＡＤＳＰ－２１８１的所有数据存储器（ＤＭ）和程序存储器（ＰＭ）。

ＡＤＳＰ－２１８１的ＩＤＭＡ接口由以下几部分组成：一条１６比特的地址／数据复用总线（ＩＡＤ１６：０），一条选择线（ＩＳ），地址锁存有效信号（ＡＬＥ），读信号（ＩＡＤ），写信号（ＩＷＲ），通知信号（ＩＡＣＫ）。ＭＣ６８３０２负责所有数据传输的初始化工作。
ＡＤＳＰ－２１８１的存储器地址装载在ＩＤＭＡ地址寄存器中，ＩＤＭＡ地址寄存器包括１４比特的内存地址和１比特限定传输类型的标志位。该标志位用于区分所传输的是２４比特的程序存储器代码，还是１６比特的数据存储器数据。ＩＤＭＡ地址寄存器的初始化工作既可以由ＤＳＰ完成，也可以由微处理器完成。微处理器可以通过运行一个地址锁存周期来初始化此寄存器。一个地址锁存周期的过程如下：先由微处理器发ＡＬＥ信号，然后在ＩＡＤ上传输１５比特位（１４位地址信号和位目的存储类型信号）。为了更有效地传送大段的操作代码或数据，并不是ＩＤＭＡ存取都需要一个地址锁存周期。相反，一旦锁定，每个ＩＤＭＡ字传输之后地址就会自动增加。

３．２ 硬件界面设计

占用微控制器外围空间的ＡＤＳＰ－２１８１芯片的ＩＤＭＡ端口需要划分成两个部分：一部分由微控制器使用，用来设置它想访问的ＤＳＰ存储器地址；另一部分则用于传输数据和指令信息。
对于基于ＤＳＰ的协处理系统的设计而言，微控制器和ＤＳＰ之间的硬件接口设计仅仅是驱动工作的一部分。系统的启动问题及微处理器和ＤＳＰ之间的通信问题在系统设计中是很重要的部分。

３．３ 加载ＤＳＰ芯片

在加电情况下，ＤＳＰ上的ＩＤＭＡ接口可用来加载程序。这样ＤＳＰ就无需再用单独的ＥＰＲＯＭ芯片。对于芯片ＡＤＳＰ－２１８１，加载过程由管脚ＭＭＡＰ和ＢＭＯＤＥ来控制。保持管脚ＭＭＡＰ低电位、管脚ＢＭＯＤＥ高电位，就可以通过ＩＤＭＡ接口进行程序加载了。在此状态下，当有复位信号时，ＤＳＰ并不激活它的外部地址总线去访问ＥＰＲＯＭ芯片，而是等待微处理器开始ＩＤＭＡ传输来填充其内部数据存储器和程序存储器，并且利用ＩＤＭＡ接口的地址自动增加特性来加速以升地址顺序进行的代码段的传输。当所有初始化工作结束时，微处理器初始化ＤＳＰ的重启动向量ＰＭ（０ｘ００００），至此，程序加载结束，ＤＳＰ 程序开始执行。此过程的流程如图４所示。

３．４ 产生加载代码

ＡＳＤＰ－２１ｘｘ系列的指令操作代码位有２４位，而ＩＤＭＡ接口只能接收１６位的值。为了通过ＩＤＭＡ接口传输指令操作代码，需要先传输１６位，然后再传输另外８位 并进行适当的调整。

ＤＳＰ的可执行文件是由ＡＤＳＰ＿２１ＸＸ链接器生成的。链接器接收由汇编器生成的目标文件，把它们放置在由系统结构文件定义的存储结构中，产生ＤＳＰ可执行文件。

４ ＡＤＳＰ－２１８１完成传输流打包

传输流的打包需要在ＡＤＳＰ－２１８１的数据存储区ＤＭ中开辟两个缓冲区，一个是ＴＳ头固定长度部分的ＢＵＦＦＥＲ，其中包含是否需要ＰＣＲ字段的ＰＣＲ－ｆｌａｇ标志；另一个是可调字段的ＢＵＦＦＥＲ，其中包括标识ＰＣＲ编码的相关字段。根据输入修改ＴＳ的两个缓冲，判断是否需要可调字段、是否需加ＰＣＲ字段、是否有填充字节以及填充字节的数目等。然后以恒定速率（在此是８．４４８Ｍｂｐｓ）发出。

从编码器来的视频、音频原始流分组（ＰＥＳ）在ＡＤＳＰ－２１８１中被分割成一个个长度为１８８字节的小包，并插入相应的ＴＳ字头。由于视频流的输入速率远大于音频的输入速率，在同一时间内的视频ＴＳ包远远多于音频的ＴＳ包，因此必须采取一定的措施使得视频、音频数据ＴＳ包能够均匀地交织复用到最终的传送码流中，以保证解码端的视频、音频解码器的ＢＵＦＦＥＲ不会产生上溢和下溢。ＰＣＲ时间标记在传送复用器中规定的视频ＴＳ包头中传输，但要说明的是，按照ＭＰＥＧ－２的系统层规范，ＰＣＲ采样的时刻必须是当ＰＣＲ字段串行输出离开复用器那一刻的时间，也就是说ＰＣＲ的插入逻辑是复用器的最后一步操作。此外，一个ＰＥＳ包的包头必须包含在一个新的ＴＳ传送包中，同时ＰＥＳ包数据要充满ＴＳ传送包的负荷，若ＰＥＳ包数据的结尾无法与ＴＳ包结尾对齐，则需要在ＴＳ的调整字段中插入相应数量的填充字节，使得两者的结尾对齐。解码时填充字节则直接被丢弃。

复用器启动后，由ＭＣ６８３０２首先向前级视频、音频编码器发出系统编码开始信号，同时发送２７ＭＨｚ系统时钟。ＡＤＳＰ－２１８１被动地接收前级编码数据。视频、音频分别在各自的ＦＩＦＯ中缓存，各ＦＩＦＯ设有各自的双向计数器，动态地反映各ＦＩＦＯ中缓存的视频、音频字节数。采用ＤＳＰ轮询技术控制复用比特流中各种ＴＳ包的交织策略。由于视频ＰＥＳ数据流的输入速率是可变的，而音频的速率则是恒定的，若采用其他固定比例的复用策略，无法保证输出码流各种ＴＳ包的均匀性，采用轮询技术除了能够均匀打包输出变速率的视频数据流外，同时对多节目数据流的复用具有很好的灵活性，只需在软件中增加轮询的数目并合理安排其轮询的优先级即可，可用图５来描述。

ＡＤＳＰ－２１８１按视频、音频的次序对视频ＦＩＦＯＶ ＦＩＦＯ、音频ＦＩＦＯＡ ＦＩＦＯ进行轮询，即读取反映ＦＩＦＯ状态的双向计数器，若大于预先确定的门限数值，则从相应的ＦＩＦＯ中读取１８４字节，送入第二级公共ＦＩＦＯ中。

ＡＤＳＰ－２１８１在对视频、音频１８４字节的读取过程中，同时检测是否碰到ＰＥＳ包起始码，若未碰到ＰＥＳ字头，则由ＡＤＳＰ－２１８１向传输缓存器写入相应的ＴＳ包头４字节，无可调字段，再将公共ＦＩＦＯ中的１８４字节送入传输缓存器；若碰到ＰＥＳ字头则立即停止从第一级视频或音频ＦＩＦＯ中读取数据，同时向ＡＤＳＰ－２１８１发出中断，ＡＤＳＰ－２１８１的中断服务读取公共ＦＩＦＯ中的字节数目，设其为Ｎ，由于在这Ｎ字节数据中包含４字节的ＰＥＳ字头，为了使ＴＳ包与ＰＥＳ包字头对齐，公共ＦＩＦＯ中的数据要打成两个ＴＳ包，由于第一个ＴＳ包有效负荷数据只有Ｎ－４个字节，ＰＥＳ包的结尾未能和ＴＳ包的结尾对齐，因此在第一个ＴＳ包的自适应域要插入１８２－Ｎ－４个填充字节０ｘＦＦ，有效数据负荷为Ｎ－４，第二个ＴＳ包由于是一个新的ＰＥＳ数据包的开始，公共ＦＩＦＯ中还保留４字节的ＰＥＳ字头，因此ＡＤＳＰ－２１８１还需从第一级ＦＩＦＯ中读入相应数目字节的视频或音频数据。对于音频来说，不需插入ＰＣＲ信息，只从音频ＦＩＦＯ中读入１８４－４个字节的数据。在向输出缓存器写入ＴＳ字头后，再将公共ＦＩＦＯ中的数据送入输出缓存器。对视频来说，在不考虑ＰＣＲ信息插入时其操作同音频一样。

由于两ＰＣＲ之间的时间间隔在ＭＰＥＧ－２视频编码器传送流中要求为１００ ｍｓ，因此，在ＤＳＰ软件中设计了一个计数器，用于对所有已生成的ＴＳ包进行计数。由于ＡＤＳＰ－２１８１串口的输出速率是恒定的（在此是靠外加８．４４８ＭＨｚ串口时钟实现的），因而单位时间内的总的ＴＳ包的数目也是一定的。要使ＰＣＲ之间的时间间隔保持恒定，只需将计数器的预置数目设定为“总的ＴＳ包数目／每秒÷２５”，复用器每生成一个ＴＳ包，计数器减１，当计数器计到零时将时间间隔标记置位。ＡＤＳＰ－２１８１在每次轮询打包ＴＳ数据之前，先检测时间间隔标记是否置位，若未置位则按前述方法处理，若置位则在打包的下一个视频ＴＳ包中插入ＰＣＲ时间标记，当然这里只是在ＴＳ包头中插入相应的可调字段，而没有插入真正的ＰＣＲ时间标记，只是将６字节的ＰＣＲ位置预留出来。因此，如果下一个复用的ＴＳ包为视频数据并且恰好需插入ＰＣＲ时间标记，则ＤＳＰ从视频ＦＩＦＯ中读的数据是１７６字节而不是１８４字节，因为可调字段已占用了８字节。如果该ＴＳ包为含有ＰＥＳ字头的视频ＴＳ包，则读入的数据字节为１７２字节。在ＡＤＳＰ－２１８１的最后输出单元中最重要的是完成ＰＣＲ时间标记的插入。ＭＰＥＧ－２系统规范要求ＰＣＲ时间必须为ＰＣＲ域最后一字节离开复用器的时间，因此，ＰＣＲ只能在串出的时刻锁存系统时钟。ＰＣＲ信息只包含在特定的视频ＴＳ包中，ＡＤＳＰ－２１８１在写入该ＴＳ字头时可调字段已预先保留６字节的ＰＣＲ位置，因此，在数据串出的同时要进行字头检测。当满足ＰＣＲ插入条件时，即在检测到ＴＳ包的同步字节以及可调字段标志位后，则在相应时刻启动ＰＣＲ锁存及串出逻辑。

需要说明的是：对于多节目输入复用的情况，除了可以采用以上所设计的ＤＳＰ轮询策略外，还应注意优先级的排队问题，以防视频缓冲区有上溢问题出现。对于ＶＢＲ视频的多节目复用问题，尤其要慎重考虑。不仅要设置双向计数器，动态地反映各ＦＩＦＯ中缓存的视频、音频字节数，还要采用相应的预测机制来即时获取各路视频速率的变化趋势，同时采用相应的返回控制机制来调整输入端的速率，保证各路信号均匀交织，使输入ＦＩＦＯ不溢出也是很有必要的。另外，节目特殊信息ＰＳＩ的插入要满足ＰＡＴ之间和ＰＭＴ之间的时间间隔恒定为４０ｍｓ，设计时是在ＴＳ包计数器置零后紧接着的两个ＴＳ包中放入ＰＡＴ和ＰＭＴ表格。解码时选择感兴趣的节目就是根据ＰＡＴ中标明的节目号在ＰＭＴ中寻找该节目对应的音频、视频信息，进而实现该套节目的同步解码。