新闻中心

EEPW首页 > 嵌入式系统 > 设计应用 > 基于ISA总线的高速同步数据采集系统设计

基于ISA总线的高速同步数据采集系统设计

作者:时间:2012-02-29来源:网络收藏

随着大规模集成的电路的飞速发展,PC机性能不断提高。在PC机扩展槽中嵌入以高性能微处理器为核心的智能型功能卡,可以组成综合性能极佳的分布式控制系统。这种结构方式可充分利用微处理器的控制功能、PC机的快速数据处理能力,以及多任务工作方式等特点。对于这种分布式控制系统,主机要频敏接收到来自扩展卡从机所采集的数据、工作状态等信息;向从机发送控制命令或处理数据等。这种主、从机之间的通讯,根据应用条件的不同有多种方式。但在数据传输速度较高、数据量较大且需经常交换信息的场合,采用双口共享RAM缓冲区方式是最合适的。

为了用单片机实现对微秒级甚至纳秒级高速瞬变信号进行采样,研究了一种基于、GPS同步时钟、用硬件电路实现高速数据采集、高速寻址以及存储的技术,保证了高速瞬态信号的实时采集。对于变化速极快、过程极短的高速瞬态信号的采集,需要高速A/D转换单元、大量数据存储单元、高速寻址和快速存储等。

由于所采集的信号是高频信号,用常规则方法受到单片机本身运行速度的限制,不仅造成成本提高,而且对高频、远距离多路信号的信号处理增加困难,有时无法区别所采集信号的真伪。通过对8051单片机的外围进行有效的扩展,采取在数据采集时由硬件实现采集和存储,采集完毕后由8051系列单片机进行数据处理和通信,比较好地解决了二者的矛盾。



笔者研制的高速数据采集板采样频率为20MSPS;A/D转换字长为8位,并且采样速率可变;存储容量为512K字节,符合标准。可广泛用于电力测量、继电保护和故障定位等。

1 硬件系统基本工作原理

硬件电路框图如图1所示,它是由CPU1及CPU2基本系统、视频闪烁ADC转换器、高速缓存RAM、双口RAM、地址计数器、采样频率控制、时序控制及译码电路等部分组成。

根据需要CPU采用DS80C320单片机。在时钟频率为33MHz条件下,单周期指令执行时间是110纳秒,充分发挥高速A/D转换芯片的性能。DS80C320内部有三个16位定时器/计数器、二个全双工串行口、十三个中断源(六个外部中断端)、二个数据指针DPTR0和DPTR1。在33MHz晶振时,ALE的输出信号频率是8.25MHz。


上一页 1 2 3 下一页

评论


相关推荐

技术专区

关闭