提高可靠性的ESD保护考虑

图2：每个元件对于正负ESD脉冲的响应

从图2的屏幕截图中，硅解决方案(蓝色波形)的ESD脉冲钳位电压与压敏电阻器解决方案相比明显低得多(黑色波形)。安森美半导体的硅器件钳制ESD脉冲仅高于和低于直流电平(0~5V)，于线路的正脉冲为6.8V，负脉冲为1.6V。压敏电阻器件没有真正的钳位机制，但从ESD脉冲响应来看，此技术的吸收效应比硅器件的钳位效应更大，逐渐下降到安全电平。这种缓慢的下降可以使脉冲曲线下的面积更大，所以IC的能量更大。通过压敏电阻器得到的额外能量比采用硅器件而损坏IC的风险更大。

器件的长期性能如何？

大多数采用低速线路的应用每天在正常使用中都受到许多ESD脉冲。因此，选择可以承受许多脉冲而不影响系统性能的保护器件是重要的。为了让ESD器件不干扰系统功能，它一定不能在正常工作中导通，但是当产生破坏性的ESD脉冲时会快速导通。测试元件在正常工作中是否会干扰系统，必须测试器件在多个ESD脉冲后的漏电。为了获得压敏电阻器性能的总体看法，必须检测第二家公司的压敏电阻器。而且，比较时必须包括为相似应用设计的元件，它们具有0402尺寸，电容超过50pf，工作电压在5V和6V之间。两个满足上述要求的元件是安森美半导体的ESD9X5.0ST5G ESD保护器件和Innochip的压敏电阻器ICVN0505X150。

图3显示了终生寿命测试结果，其中按照IEC61000-4-2 8kv接触输入在Vr=5V处的漏电测试录得超过1,000次ESD脉冲。

图3：终生寿命测试结果示意图

压敏电阻器和TVS解决方案在没受到任何ESD脉冲前，开始的漏电小(小于0.1uA)。在前10个脉冲，漏电中有一个大毛刺让压敏电阻器超过100uA，然后在每个脉冲中缓慢增大。这是因为压敏电阻器技术吸收更多的ESD脉冲，使之随着每次冲击而质量下降。当漏电增加时，因为正常功能被干扰或电池寿命缩短，提高了系统可靠性故障的风险。但是，安森美半导体的硅元件无需吸收即可钳制脉冲，因此即使1,000个脉冲，质量也不会下降，使漏电低于0.1uA。在很多个冲击中这种低漏电降低了在产品寿命中出现质量问题的机会。

总之，压敏电阻器和硅ESD保护器件减小了IC在ESD脉冲中的能量。当设计变得越敏感时，设计人员就必须增加保护器件，以钳制ESD脉冲到更安全的电平。硅ESD保护器件与压敏电阻器相比所提供的钳位电压更低，而且在受到许多ESD冲击时能保持最小的漏电。对于可靠性要求高的设计，硅ESD保护器件将提供最有效的解决方案。