新闻中心

EEPW首页 > 嵌入式系统 > 设计应用 > 基于数据选择器和D触发器的多输入时序电路

基于数据选择器和D触发器的多输入时序电路

作者:时间:2010-08-19来源:网络收藏

  在时序逻辑电路设计中,遵循的设计准则是:在保证所设计的时序逻辑电路具有正确功能的前提下,触发器的激励函数应最小化,从而简化电路结构。用卡诺图法或公式法化简触发器的激励函数,在多输入变量时相当繁琐甚至难以进行。因此,需要寻求多输入时序逻辑电路简捷设计方法。本文给出多输入变量时序逻辑网络的一种新型结构:将进行组合,构成既有存储功能又有数据选择功能的多输入时序网络,并给出设计过程中不需要进行函数化简的设计技术。

  1 基本原理

  1.1 基本多输入时序网络

  1.1.1 多输入时序网络的基本形式

  用1个和1个2选1构成多输入时序网络的基本电路,如图1所示。

多输入时序网络的基本形式

  图1中,触发器的现态输出Qn作为的A选择输入变量,数据选择器的Y输出作为触发器的D输入信号,数据选择器的输入端D0,D1作为所构成时序网络的外部信号输入端。

  1.1.2 多输入时序网络基本电路的状态方程

  由的特性方程Qn+1=D、数据选择器的输出逻辑表达式公式的关系,得多输入时序网络基本电路的状态方程:

公式

  写成矩阵形式为:

公式

上一页 1 2 3 4 下一页

评论


相关推荐

技术专区

关闭