基于实验方法揭示竞争冒险的成因奥秘

　　本文依据测试结果进行研究，给出10 Hz～1 MHz TTL信号下竞争冒险的成因见解。

　　2 竞争冒险的测试

　　2.1 竞争冒险概念

　　在数字电路中，如果输入端信号之间存在着时间延迟[1]，那么输出端有可能产生干扰脉冲 [1-2]。当干扰脉冲幅度达到开门电平，对后级电路、敏感电路将会造成危害。将时间延迟比作竞争，干扰脉冲比作冒险，即所谓的“竞争冒险”。竞争冒险的核心是干扰脉冲，研究竞争冒险实质是研究干扰脉冲。

　　2.2 测试电路

　　经过对多种逻辑电路的试验和比较，能同时在脉冲信号上升沿、下降沿产生干扰脉冲，异或门表现突出。现以异或门74LS86芯片为例，设计出7 级异或门竞争冒险测试电路。

　　异或运算表达式：Z = AB+AB，其输入相同(0 0，1 1)，输出为0;输入不同(0 1，1 0)，则输出为1。若将A、H端接入TTL数字信号源， B～G端接1态，分析奇数门A7的输入和输出。信号源初始态假设为0，即H为0，Z6 为0，A7输入为0 0，则Z7为0;假设为1，即H为1， Z6为1，A7输入为1 1，则Z7仍为0。经分析：当A、 H接入信源，B～G都为1态时，A7 的输入或为0 0或为1 1，而Z7都为0。由于H、Z 6是延迟信号(两信号间存在时间延迟)，所以， Z7示波器观测时将会显示出一根带有干扰脉冲的横亮线。

　　2.3 测试方法

　　竞争冒险的测试，主要是对时间延迟 t和干扰脉冲幅度Vp-p的测试 [1，3]。为对干扰脉冲全面认识，本文同时也对干扰脉冲宽度(简称干脉宽) tp、干扰脉冲1 0状态位置(简称干脉态) Vp1/Vp0进行了测试。

　　⑴将A、H端接入100 kHz TTL信号，B～G端接1态。示波器探极Y1、Y2分别接入 H、Z6端，反复调节示波器捕捉测试对象，测出时间延迟 t，即上升沿t≈75ns，下降沿t≈90ns。

　　⑵保持⑴测试条件和方法，只将探极Y2改接到Z7，测出干扰脉冲幅度V p-p。即上升沿Vp-p≈2.9V，下降沿 Vp-p≈2.6V。

　　⑶整合H，Z6，Z 7为完整的上升沿、下降沿竞争冒险波形(见图4) tp，Vp1/ Vp0参数标在图中。

　　3 竞争冒险的产生条件

　　3.1 干扰脉冲产生过程

　　在上升沿：当先到的H由0→1过渡上升了Vp-p≈1.9V为1态，此时的Z 6也在上升(约上升0.6V)但仍为0态，H、 Z6的异或使Z7由0变1;当后到的 Z6也由0→1过渡上升了Vp-p ≈3.3V为1态，此时H、Z6都为1态，它们的异或使 Z7由1回到0，所以Z7 的横亮线上瞬间产生出干扰脉冲。

　　时间延迟t≈75ns，干扰脉冲幅度 Vp-p≈2.9V，干脉宽tp ≈80ns，干脉态Vp1位置在H上升约1.9V处的垂线上，Vp0位置在Z6 上升约3.3V处的垂线上。根据干脉宽tp ，可知另一干脉态Vp0位置。

　　在下降沿：当先到的H，由1→0过渡下降了Vp-p≈3.8V为0态, 此时的Z6也在下降(约下降1.2V)但仍为1态， H、Z6的异或使Z7 由0变1;当后到的Z6也由1→0过渡下降了 Vp-p≈4.0V为0态，此时H、Z 6都为0态，它们的异或使Z7由1回到0，所以 Z7的横亮线上瞬间也产生出干扰脉冲。时间延迟 t≈90ns，干扰脉冲幅度Vp-p≈2.6V，干脉宽 tp≈70ns，干脉态Vp1 位置在H下降约3.8V处的垂线上，Vp0 位置在Z6下降约4.0V处的垂线上。也根据干脉宽 tp，可知另一干脉态Vp0 位置。

　　在上升沿和下降沿，干扰脉冲幅度大小不等。由于线间电容、电感等噪声的存在和影响，干扰脉冲是个非对称波形，表现为上升时间长变化缓慢，下降时间短变化陡峭并且存在过冲现象。

　　3.2 竞争冒险产生条件

　　由图4可以看出，竞争冒险的产生受到四个要素的制约，即时间延迟、过渡时间、逻辑关系和延迟信号相位。时间延迟 [1]，即信号在传输中受路径、器件等因素影响，输入端信号间出现的时间差异[2];过渡时间，即脉冲信号状态不会发生突变，必须经历一段极短的过渡时间[2];逻辑关系，即逻辑函数式[4];延迟信号相位，即延迟信号状态间的相位关系，涵盖延迟信号同相位和延迟信号反相位两个方面。延迟信号状态变化相同的则是延迟信号同相位，反之则是反相位。H、Z6 是延迟信号同相位，在异或逻辑产生了干扰脉冲。若H 、Z6是延迟信号反相位，即便异或逻辑也产生不了干扰脉冲。

　　信号在传输中，时间延迟现象随时存在，而干扰脉冲则时有时无，究其原由是逻辑关系和延迟信号相位要素在起关键作用。干扰脉冲是延迟信号在状态改变的过渡期间产生的，所以，时间延迟和过渡时间要素是竞争冒险的产生原因 [2]，逻辑关系和延迟信号相位要素是竞争冒险的产生机制。由原因和机制，构成竞争冒险的产生条件。当电路满足产生条件时，则一定产生干扰脉冲。

　　4 竞争冒险的演变过程

　　4.1 不同路径、频率信号的竞争冒险测试

　　将图1电路由7级扩大到11级(电路图略)，可通过更长路径和不同频率信号来探究各奇数门竞争冒险的产生以及演变情况，见表的测试参数。

　　表1记录了11级异或门电路在10 Hz～1 MHz TTL信号时，各奇数门信号在上升沿(￡)和下降沿(￡)的时间延迟t、干扰脉冲幅度Vp-p ，以及干脉宽tp和干脉态V p1/Vp0的测试参数。对于1MHz以上信号的竞争冒险，拟作另文研究。表1中的阴影部分是“2 竞争冒险的测试”中的测试参数。

　　4.2 竞争冒险与信号频率、传输路径间的关系

　　各奇数门在10 Hz～1 MHz信号时的输出几乎相同，表明竞争冒险的产生与信号频率无关。随着奇数门的增加t也在增大，表明竞争冒险的产生与信号传输路径有关，即与时间延迟有关。

4.3 竞争冒险各参数间的关系

　　记录表中A1在上升沿的各参数全部为0，而下降沿除了t≈0其他参数出现了较小数值。A3的上升沿和下降沿，各参数都在迅速增大。A5以及A7 ～A11的上升沿和下降沿，有的参数趋于稳定，有的参数继续增大。各参数的演变说明如下。

　　⑴竞争冒险的演变，经历萌生期、发展期和成熟期。A1是萌生期，Vp-p≈0.06V，干扰脉冲雏形开始生成;A3是发展期，Vp-p≈0.7～0.9V小于开门电平;A5～A11是成熟期，Vp-p≈2.7～3.2V大于开门电平。表明萌生期、发展期是安全期，干扰脉冲不具危害，而成熟期是危险期，干扰脉冲存在极大危害性。

　　⑵关于t和Vp-p：在萌生期t≈0，Vp-p≠0;在发展期t、Vp-p都在迅速壮大;在成熟期t、Vp-p继续增大。表明t大则Vp-p大，t、Vp-p之间存在一定的比例关系。

　　(3) 关于t和tp：除了萌生期t≈0外，在发展期和成熟期，t的上升沿/下降沿变化范围45～100ns/65～115ns，tp的上升沿/下降沿变化范围50～105ns /50～90ns，表明t与tp大致相等。

　　(4) 关于Vp1/Vp0：上升沿1.6V/3.0V～2.1V/3.3V，下降沿1.6V/1.6V～3.8V/4.1V，表明不同期的干扰脉冲幅度大小不等、状态位置不同。

　　5 竞争冒险的抑制措施设置

　　揭秘竞争冒险的成因，旨在竞争冒险的研究和应用。由记录表知道，A3的Vp-p小于开门电平，A5的Vp-p大于开门电平，所以，在发展期和成熟期之间设置竞争冒险抑制措施较为适宜。因此，竞争冒险抑制措施。比如封锁脉冲、滤波电容、修改逻辑等方法都可抑制或消总有两面性，竞争冒险也不例外，已有文献报道，将竞争冒险用于集成电路设计取得了满意效果[6]。

　　6 结语

　　竞争冒险的产生与信号频率无关;时间延迟t大则干扰脉冲幅度Vp-p大，时间延迟t与干扰脉冲宽度tp大致相等，不同期的干扰脉冲幅度大小不等，状态位置不同;时间延迟、过渡时间、逻辑关系和延迟信号相位，构成竞争冒险的产生条件。当电路满足产生条件时，则一定产生干扰脉冲。竞争冒险的演变过程，经历萌生期、发展期和成熟期。萌生期、发展期是安全期，干扰脉冲不具危害，而成熟期是危险期，干扰脉冲存在极大危害性。竞争冒险抑制措施，建议电路从第四级门开始设置。为对干扰脉冲的全面认识，本文同时也给出了不同时期干扰脉冲的宽度tp、状态位置Vp1/Vp0以及变化范围。