rLight=#808080 vAlign=center borderColor=#ffffff width="17%" borderColorDark=#ffffff align=middle>FreeCore Library 1免费的AHDL模块库,包括IIC控制器,DRAM控制器,UART等28个模块,AHDL源代码 | | FreeCore Library 2 | 包括9个免费的VHDL/VerilogHDL参考设计,如SDRAM控制器等 （2002年8月更新！） |
| Free-IP core | 提供几个VHDL的免费IP Core,如RAM,CPU等 |
| Opencore | 一个致力于发展公开IP核的组织，向工程师提供一些免费IP，如PCI等，但很多core只能供参考，未经过完整测试，可能会存在一些问题。 |
评论