首页  资讯  商机   下载  拆解   高校  招聘   杂志  会展  EETV  百科   问答  电路图  工程师手册   Datasheet  100例   活动中心  E周刊阅读   样片申请
EEPW首页 >> 主题列表 >> 台积

台积 文章 进入台积技术社区

新思科技携手台积公司简化多裸晶系统复杂性,推出面向台积公司N3E工艺的“从架构探索到签核” 统一设计平台和经验证的UCIe IP

  • 摘要:●   新思科技3DIC Compiler集成了3Dblox 2.0标准,可用于异构集成和完整的“从架构探索到签核”完整解决方案。●   新思科技 UCIe PHY IP在台积公司N3E工艺上实现了首次通过硅片的成功(first-pass silicon success),可提供低延迟、低功耗和高带宽的芯片间连接。●   UCIe PHY IP与3DIC Compiler的结合将有效优化多裸晶系统设计,能够以更低的集成风险实现更高的结果质量
  • 关键字: 新思科技  台积  多裸晶系统  N3E工艺  签核  UCIe IP  

新思科技面向台积公司N5A工艺技术推出业内领先的广泛车规级IP组合

  • 摘要:●   面向台积公司N5A工艺的新思科技IP产品在汽车温度等级2级下符合 AEC-Q100 认证,确保了系统级芯片(SoC)的长期运行可靠性。●   新思科技IP产品在随机硬件故障评估下符合 ISO 26262 ASIL B 级和 D 级标准,有助于客户达成其汽车安全完整性(ASIL)目标。●   新思科技的基础IP、LPDDR5X/5/4X、PCIe 4.0/5.0、以太网、MIPI C-PHY/D-PHY 和 M-PHY ,以及 USB
  • 关键字: 新思科技  台积  N5A工艺  车规级IP  

新思科技连续12年获台积公司“OIP年度合作伙伴”,携手引领芯片创新

  • 摘要:·   新思科技连续12年被评为“台积公司OIP年度合作伙伴”·   该合作推动了多裸晶芯片系统的发展和先进节点设计·   奖项涵盖数字和定制设计、IP、以及基于云的解决方案·   推出毫米波(mmWave)射频(RF)设计流程是双方合作中的亮点之一加利福尼亚州山景城,2022年12月14日 -- 新思科技(Synopsys, Inc.,纳斯达克股票代码:SNPS)近日宣布,连续第12年被评选为“台积公司OIP开放创新平
  • 关键字: 新思科技  台积  OIP年度合作伙伴  

Arasan宣布其台积公司22nm工艺的完整eMMC IP解决方案

  • 领先的移动和汽车SoC半导体IP提供商Arasan Chip Systems今天宣布,用于台积公司22nm工艺技术的eMMC PHY IP立即可用 加利福尼亚州圣何塞2021年1月21日 /美通社/ -- Arasan Chip Systems为台积公司(TSMC)行业领先的22nm工艺技术扩展其IP产品,用于台积公司22nm工艺SoC设计的eMMC PHY IP立即可用。台积公司22nm工艺中的eMMC PHY IP可与Arasan的eMMC 5.1主机控制器IP和软件无缝集成,从
  • 关键字: Arasan  台积  22nm  eMMC  

台积电继续向华为供货 7nm麒麟980安全了

  • 最近今天因为美国制裁导致华为公司面临危机,美国公司在半导体及软件方面的优势使得全世界的公司都很难完全摆脱美国的供应。对华为来说,尽管他们在关键部件上准备了6-12个月的备货,长期则有华为海思自己研发的各种芯片。
  • 关键字: 台积   7nm  麒麟980  

台积鸿海合吃东芝? 业界:可能性低

  •   《自由时报》报导,台积电携手鸿海组成联盟,共同参与东芝半导体股权招标,希望能在3月29日之前递件,参与第一轮竞标,要连日抗韩,一举挑战三星在NAND Flash记忆体的龙头地位,鸿海与台积电昨表示,不评论媒体传言。产业界则认为两家公司结盟可能性低。   东芝半导体股权出售案吸引各界人马相争表态竞逐,日前鸿海集团董事长郭台铭首度证实,对争取东芝半导体股权出售案,有信心、有诚意,认为鸿海集团的发展需要储存技术相互结合。   鸿海与台积不评论   台积电董事长张忠谋日前出席公开活动,面对这个问题也未否
  • 关键字: 台积  鸿海  

台积7nm将独霸全球,5nm已投入四百人

  •   半导体设备业者透露,三星导入7奈米制程进度不如预期,恐无法如原先规划在明年量产,反观台积电7奈米将于明年第1季进行风险性试产,良率在既定进度内前进,预定明年第4季投片,2018年起贡献营收。   以制程进度分析,台积电可望在2017年和2018年,相继靠着10奈米及7奈米,称霸全球半导体市场,并拉开和三星及英特尔二大强敌差距。   台积电内部将7奈米视为与英特尔和三星最重要的战役,尤其英特尔已和安谋(ARM)签署授权协议,将采用安谋的架构,在10奈米制程提供代工服务,与台积电正面交锋,更让台积电不
  • 关键字: 台积  7nm  

台积16纳米试产海思处理器明年7月量产

  • 台积电昨(12)日宣布,完成16纳米主流制程FinFET+(鳍式场效晶体管强化版)全球首颗网通芯片及手机应用处理器试产,预定本月完成所有可靠性试验,明年7
  • 关键字: 16纳米  台积  海思处理器   

台积牵手ARM 挑战英特尔数据芯片霸业

  •   晶圆龙头台积电(2330)携手安谋(ARM)PK英特尔资料中心晶片(Data center Chip)霸主地位。据日经新闻报导,两家半导体巨擘合作开发伺服器晶片技术,欲瓜分英特尔在资料中心高达99%独占市占率。   台积电与ARM合作并非首次,早在行动装置处理器时代,台积电便与ARM合作成为市场技术主流,让后进者英特尔切入智慧型手机处理器不得其门而入,缴了百亿学费,于今年首季锒铛宣布退出手机处理器市场,此次换成台积电与ARM联军挑战英特尔,两方战火从行动处理器延伸到资料中心。   目前全球资料中心
  • 关键字: 台积  ARM  

台积A9订单遭三星夺回?格罗方德宣布扩充14纳米产能

  •   彭博社才刚在上周五(4月3日)爆料三星电子(Samsung Electronics Co.)从台积电之处重新夺回苹果 ( Apple Inc. )「A9」处理器订单,三星伙伴格罗方德半导体 ( GlobalFoundries Inc.)就传出要开始扩产14 纳米制程芯片。   科技网站WCCFtech、Fudzilla 6日报导,阿布达比官方投资机构Mubadala Development Co. 2日在2014年财报新闻稿中透露,格罗方德与三星为14纳米制程技术展开策略性合作,而纽约州Malta厂
  • 关键字: 台积  A9  

三星14nm良率不佳,台积吞苹果A9订单大增

  •   供应链传出,台积电取得苹果A9处理器代工订单大增,为此台积电近期加速设备采购进度,拟大幅扩增为苹果代工的16奈米FinFET(鳍式场效电晶体)制程产能,目前规划每月5万片,明年大增至9.7万片,增幅将近一倍。        台积电昨(22)日不对单一客户与订单置评,强调内部对16奈米效能信心十足。台积电供应链分析,以台积电16奈米为苹果准备的产能扩增进度,几乎已可确定台积电不仅拿到A9订单比重大增,甚至可能独拿更新一代的A10处理器大单。   据悉,台积电规划以16奈米FinFE
  • 关键字: 台积  苹果  A9  

合并璨圆收购台积固态照明 晶电2015年营收盼增

  •   LED外延/芯片大厂晶电2014年第四季因淡季影响、营收续降,但去年营收估仍年增逾20%、EPS估近2元新台币(下同)。随着与璨圆合并完成,加上最快3月份还会完成收购台积固态照明94%股权,预估2015年营收可望至少年增20%以上。但考量合并初期相关调整费用及合并效益显现需时间酝酿,获利方面待观察。   晶电为台湾LED外延/芯片龙头供应商,亦为全球LED芯片大厂。目前产品应用领域遍及面板背光源、照明、LED看板,以及汽车照明等其他利基型应用市场。   通过多起合并及策略联盟,晶电近几年来营运规模
  • 关键字: 台积  固态照明  晶电  

台媒解读:晶电、台积合并是政治联姻?

  •   2015年1月晶电以新台币8.25亿元合并台积固态照明,将使其产业地位往前推升一步,在此之前曾与台积固态照明谈论合并有旭明光电、荣创等,最后与素有「LED业界台积电」的晶电结盟,DIGITIMES Research认为与晶电欲充实LED硅基板等技术,以提升其未来在国际市场竞争力及防御力。   台积固态照明机台数仅5台,对晶电产能增加幅度有限,然因前者设备尚包括中段封装部分,且技术涵盖上游的硅基板LED磊晶制程,及中游的 PoD(Phosphor on Die)、EMC(Epoxy Molding C
  • 关键字: 台积  固态照明  晶电  

Altera与台积用先进技术打造Arria 10 FPGA与SoC

  •   Altera公司与台积公司今日共同宣布双方携手合作采用台积公司拥有专利的细间距铜凸块封装技术为Altera公司打造20 nm Arria® 10 FPGA与 SoC,Altera公司成为首家采用此先进封装技术进行量产的公司,成功提升其20 nm器件系列的质量、可靠性和效能。  Altera公司全球营运及工程副总裁Bill Mazotti表示:「台积公司提供了一项非常先进且高度整合的封装解决方案来支持我们的Arria 10&
  • 关键字: SoC  FPGA  Altera  台积  

TSMC和Cadence合作开发3D-IC参考流程以实现3D堆叠

  • 全球电子设计创新领先企业Cadence设计系统公司(NASDAQ:CDNS)日前宣布,台积电与Cadence合作开发出了3D-IC参考流程,该流程带有创新的真正3D堆叠。该流程通过基于Wide I/O接口的3D堆叠,在逻辑搭载存储器设计上进行了验证 ,可实现多块模的整合。
  • 关键字: Cadence  台积  3D-IC  
共27条 1/2 1 2 »
关于我们 - 广告服务 - 企业会员服务 - 网站地图 - 联系我们 - 征稿 - 友情链接 - 手机EEPW
Copyright ©2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《电子产品世界》杂志社 版权所有 北京东晓国际技术信息咨询有限公司
备案 京ICP备12027778号-2 北京市公安局备案:1101082052    京公网安备11010802012473