新闻中心

EEPW首页 > 嵌入式系统 > 设计应用 > Verilog语言要素

Verilog语言要素

作者:时间:2017-06-06来源:网络

HDL 中的标识符 (identifier) 可以是任意一组字母、数字、 $ 符号和 _( 下划线 ) 符号的组合,但标识符的第一个字符必须是字母或者下划线。另外,标识符是区分大小写的。以下是标识符的几个例子:

Count
COUNT // 与 Count 不同。
_R1_D2
R56_68
FIVE$

转义标识符 (escaped identifier ) 可以在一条标识符中包含任何可打印字符。转义标识符以 ( 反斜线 ) 符号开头,以空白结尾(空白可以是一个空格、一个制表字符或换行符)。下面例举了几个转义标识符:

7400
.*.$
{******}
~Q
OutGate 与 OutGate 相同。

最后这个例子解释了在一条转义标识符中,反斜线和结束空格并不是转义标识符的一部分。也就是说,标识符 OutGate 和标识符 OutGate 恒等。
HDL 定义了一系列保留字,叫做关键词,它仅用于某些上下文中。 附录 A 列出了语言中的所有保留字。注意只有小写的关键词才是保留字。例如,标识符 always( 这是个关键词 ) 与标识符 ALWAYS( 非关键词 ) 是不同的。
   另外,转义标识符与关键词并不完全相同。标识符 initial 与标识符 initial (这是个关键词)不同。注意这一约定与那些转义标识符不同。

注释

   在 HDL 中有两种形式的注释。

/* 第一种形式 : 可以扩展至
多行 */

// 第二种形式 : 在本行结束。

格式

Verilog HDL 区分大小写。也就是说大小写不同的标识符是不同的。此外, Verilog HDL 是自由格式的,即结构可以跨越多行编写,也可以在一行内编写。白空(新行、制表符和空格)没有特殊意义。下面通过实例解释说明。

initial begin Top = 3' b001; #2 Top = 3' b011; end

和下面的指令一样 :

initial
begin
Top = 3' b001;
#2 Top = 3' b011;
end

系统任务和函数

   以 $ 字符开始的标识符表示系统任务或系统函数。任务提供了一种封装行为的机制。这种机制可在设计的不同部分被调用。任务可以返回 0 个或多个值。函数除只能返回一个值以外与任务相同。此外,函数在 0 时刻执行,即不允许延迟,而任务可以带有延迟。

$display (Hi, you have reached LT today);
/* $display 系统任务在新的一行中显示。 */
$time
// 该系统任务返回当前的模拟时间。

   系统任务和系统函数在第 10 章中详细讲解。

编译指令

   以 ` (反引号)开始的某些标识符是编译器指令。在 Verilog 语言编译时,特定的编译器指令在整个编译过程中有效(编译过程可跨越多个文件),直到遇到其它的不同编译程序指令。完整的标准编译器指令如下 :

* `define, `undef
* `ifdef, `else, `endif
* `default_nettype
* `include
* `resetall
* `timescale
* `unconnected_drive, `nounconnected_drive
* `celldefine, `endcelldefine

define 和 `undef

`define 指令用于文本替换,它很像 C 语言中的 #define 指令,如 :

`define MAX_BUS_SIZE 32
. . .
reg [ `MAX_BUS_SIZE - 1:0 ] AddReg;

一旦 `define 指令被编译,其在整个编译过程中都有效。例如,通过另一个文件中的 `define 指令, MAX_BUS_SIZE 能被多个文件使用。
`undef 指令取消前面定义的宏。例如 :

`define WORD 16 // 建立一个文本宏替代。
. . .
wire [ `WORD : 1] Bus;
. . .
`undef WORD
// 在 `undef 编译指令后 , WORD 的宏定义不再有效 .

ifdef 、 `else 和 `endif

   这些编译指令用于条件编译,如下所示:

`ifdef WINDOWS
parameter WORD_SIZE = 16
`else
parameter WORD_SIZE = 32
`endif

   在编译过程中,如果已定义了名字为 WINDOWS 的文本宏,就选择第一种参数声明,否则选择第二种参数说明。
`else 程序指令对于 `ifdef 指令是可选的。

default_nettype

   该指令用于为隐式线网指定线网类型。也就是将那些没有被说明的连线定义线网类型。

`default_nettype wand

   该实例定义的缺省的线网为线与类型。因此,如果在此指令后面的任何模块中没有说明的连线,那么该线网被假定为线与类型。

include

`include 编译器指令用于嵌入内嵌文件的内容。文件既可以用相对路径名定义,也可以用全路径名定义 , 例如 :

`include . . / . . /primitives.v

   编译时,这一行由文件 “../../primitives.v” 的内容替代。

resetall

   该编译器指令将所有的编译指令重新设置为缺省值。
`resetall
例如,该指令使得缺省连线类型为线网类型。

timescale

   在 Verilog HDL 模型中,所有时延都用单位时间表述。使用 `timescale 编译器指令将时间单位与实际时间相关联。该指令用于定义时延的单位和时延精度。 `timescale 编译器指令格式为:

`timescale time_unit / time_precision
time_unit 和 time_precision 由值 1 、 10 、和 100 以及单位 s 、 ms 、 us 、 ns 、 ps 和 fs 组成。例如:
`timescale 1ns/100ps

本文引用地址:http://www.eepw.com.cn/article/201706/349521.htm


表示时延单位为 1ns, 时延精度为 100ps 。 `timescale 编译器指令在模块说明外部出现 , 并且影响后面所有的时延值。例如 :

`timescale 1ns/ 100ps
module AndFunc (Z, A, B);
output Z;
input A, B;

and # (5.22, 6.17 ) Al (Z, A, B);
// 规定了上升及下降时延值。
endmodule

   编译器指令定义时延以 ns 为单位,并且时延精度为 1/10 ns ( 100 ps )。因此,时延值 5.22 对应 5.2 ns, 时延 6.17 对应 6.2 ns 。如果用如下的 `timescale 程序指令代替上例中的编译器指令 ,

`timescale 10ns/1ns

   那么 5.22 对应 52ns, 6.17 对应 62ns 。
   在编译过程中, `timescale 指令影响这一编译器指令后面所有模块中的时延值,直至遇到另一个 `timescale 指令或 `resetall 指令。当一个设计中的多个模块带有自身的 `timescale 编译指令时将发生什么?在这种情况下,模拟器总是定位在所有模块的最小时延精度上,并且所有时延都相应地换算为最小时延精度。例如,

`timescale 1ns/ 100ps
module AndFunc (Z, A, B);
output Z;
input A, B;

and # (5.22, 6.17 ) Al (Z, A, B);
endmodule

`timescale 10ns/ 1ns
module TB;
reg PutA, PutB;
wire GetO;

initial
begin
PutA = 0;
PutB = 0;
#5.21 PutB = 1;
#10.4 PutA = 1;
#15 PutB = 0;
end
AndFunc AF1(GetO, PutA, PutB);
endmodule

   在这个例子中,每个模块都有自身的 `timescale 编译器指令。 `timescale 编译器指令第一次应用于时延。因此,在第一个模块中, 5.22 对应 5.2 ns, 6.17 对应 6.2 ns; 在第二个模块中 5.21 对应 52 ns, 10.4 对应 104 ns, 15 对应 150 ns 。如果仿真模块 TB ,设计中的所有模块最小时间精度为 100 ps 。因此,所有延迟(特别是模块 TB 中的延迟)将换算成精度为 100 ps 。延迟 52 ns 现在对应 520*100 ps , 104 对应 1040*100 ps , 150 对应 1500*100 ps 。更重要的是,仿真使用 100 ps 为时间精度。如果仿真模块 AndFunc ,由于模块 TB 不是模块 AddFunc 的子模块,模块 TB 中的 `timescale 程序指令将不再有效。

unconnected_drive 和 `nounconnected_drive

   在模块实例化中,出现在这两个编译器指令间的任何未连接的输入端口或者为正偏电路状态或者为反偏电路状态。

`unconnected_drive pull1
. . .
/* 在这两个程序指令间的所有未连接的输入端口为正偏电路状态(连接到高电平) */
`nounconnected_drive

`unconnected_drive pull0
. . .
/* 在这两个程序指令间的所有未连接的输入端口为反偏电路状态(连接到低电平) */
`nounconnected_drive

celldefine 和 `endcelldefine

这两个程序指令用于将模块标记为单元模块。它们表示包含模块定义,如下例所示。

`celldefine
module FD1S3AX (D, CK, Z) ;
. . .
endmodule
`endcelldefine

   某些 PLI 例程使用单元模块。

值集合

Verilog HDL 有下列四种基本的值:
1) 0 :逻辑 0 或 “ 假 ”
2) 1 :逻辑 1 或 “ 真 ”
3) x :未知
4) z :高阻
   注意这四种值的解释都内置于语言中。如一个为 z 的值总是意味着高阻抗,一个为 0 的值通常是指逻辑 0 。
在门的输入或一个表达式中的为 “z” 的值通常解释成 “x” 。此外, x 值和 z 值都是不分大小写的,也就是说,值 0x1z 与值 0X1Z 相同。 Verilog HDL 中的常量是由以上这四类基本值组成的。
Verilog HDL 中有三类常量:
1) 整型
2) 实数型
3) 字符串型
下划线符号( _ )可以随意用在整数或实数中,它们就数量本身没有意义。它们能用来提高易读性;唯一的限制是下划线符号不能用作为首字符。

整型数

   整型数可以按如下两种方式书写:
1) 简单的十进制数格式
2) 基数格式

1. 简单的十进制格式
这种形式的整数定义为带有一个可选的 “+” (一元)或 “ - ” (一元)操作符的数字序列。下面是这种简易十进制形式整数的例子。
32 十进制数 32
- 15 十进制数- 15
这种形式的整数值代表一个有符号的数。负数可使用两种补码形式表示。因此 32 在 5 位的二进制形式中为 10000 ,在 6 位二进制形式中为 110001 ;- 15 在 5 位二进制形式中为 10001 ,在 6 位二进制形式中为 110001 。

2. 基数表示法
这种形式的整数格式为:
[size ] 'base value
size 定义以位计的常量的位长; base 为 o 或 O (表示八进制), b 或 B (表示二进制), d 或 D (表示十进制), h 或 H (表示十六进制)之一; value 是基于 base 的值的数字序列。值 x 和 z 以及十六进制中的 a 到 f 不区分大小写。
下面是一些具体实例:

5'O37 5 位八进制数
4'D2 4 位十进制数
4'B1x_01 4 位二进制数
7'Hx 7 位 x( 扩展的 x), 即 xxxxxxx
4'hZ 4 位 z( 扩展的 z) , 即 zzzz
4'd-4 非法:数值不能为负
8'h 2 A 在位长和字符之间 , 以及基数和数值之间允许出现空格
3'b001 非法 : ` 和基数 b 之间不允许出现空格
(2+3)'b10 非法 : 位长不能够为表达式
注意, x (或 z )在十六进制值中代表 4 位 x (或 z ),在八进制中代表 3 位 x (或 z ),在二进制中代表 1 位 x (或 z )。
   基数格式计数形式的数通常为无符号数。这种形式的整型数的长度定义是可选的。如果没有定义一个整数型的长度,数的长度为相应值中定义的位数。下面是两个例子:
'o721 9 位八进制数
'hAF 8 位十六进制数
如果定义的长度比为常量指定的长度长,通常在左边填 0 补位。但是如果数最左边一位为 x 或 z ,就相应地用 x 或 z 在左边补位。例如:
10'b10 左边添 0 占位 , 0000000010
10'bx0x1 左边添 x 占位 ,xxxxxxx0x1
如果长度定义得更小,那么最左边的位相应地被截断。例如:
3'b1001_0011 与 3'b011 相等
5'H0FFF 与 5'H1F 相等
?字符在数中可以代替值 z 在值 z 被解释为不分大小写的情况下提高可读性(参见第 8 章)。

实数

   实数可以用下列两种形式定义:
1) 十进制计数法;例如

2.0
5.678
11572.12
0.1
2. // 非法:小数点两侧必须有 1 位数字

2) 科学计数法; 这种形式的实数举例如下:

23_5.1e2 其值为 23510.0; 忽略下划线
3.6E2 360.0 (e 与 E 相同 )
5E - 4 0.0005

Verilog 语言定义了实数如何隐式地转换为整数。实数通过四舍五入被转换为最相近的整数。

42.446 , 42.45 转换为整数 42
92.5, 92.699 转换为整数 93
- 15.62 转换为整数- 16
- 26.22 转换为整数- 26

字符串

   字符串是双引号内的字符序列。字符串不能分成多行书写。例如 :

INTERNAL ERROR
REACHED - >HERE

用 8 位 ASCII 值表示的字符可看作是无符号整数。因此字符串是 8 位 ASCII 值的序列。为存储字符串 “INTERNAL ERROR” ,变量需要 8*14 位。

reg [1 : 8*14] Message;
. . .
Message = INTERNAL ERROR
反斜线 ( ) 用于对确定的特殊字符转义。
n 换行符
t 制表符
\ 字符 本身
字符
206 八进制数 206 对应的字符



关键词: Verilog 语言要素 VHDL

评论

技术专区

关闭