新闻中心

EEPW首页 > 嵌入式系统 > 设计应用 > 带I2C接口的时钟IP核设计与优化

带I2C接口的时钟IP核设计与优化

作者:时间:2017-06-05来源:网络

采用FPGA可编程逻辑器件和硬件描述语言实现了数据传输、调时和闹铃等功能设计.在此基础上,分析和讨论IP核功能仿真和优化的方法,并通过工具和Design Compile逻辑综合优化工具对设计进行仿真、综合和优化,证明了设计的可行性.

带I2C接口的设计与优化.pdf

本文引用地址:http://www.eepw.com.cn/article/201706/348999.htm


评论

技术专区

关闭