新闻中心

EEPW首页 > 网络与存储 > 设计应用 > 要想USB Type-C玩的溜,请看此文

要想USB Type-C玩的溜,请看此文

作者:时间:2017-05-12来源:网络

   具有尺寸小、正反都能插、速度快等优点,一面世便受到了消费者的普遍喜爱,可以说代表了接口发展的未来方向。

本文引用地址:http://www.eepw.com.cn/article/201705/359112.htm

  采用 的设备可实现更快的数据传输速率(快2.5倍),以及更快的充电速度(达100W)。但要想让成为电子产品的“通用”标配,高速数字器件设计师们还面临着诸多的挑战。

  对于数字设计工程师而言,USB Type-C是一个更具有挑战性的架构,主要是因为对数字信号的上升时间要求极高。同时由于高密度可逆连接器的体积较小,使设计工程师在基础物理层设计时遇到互操作性意外问题的几率增加。采用测量和仿真进行充分调试,并对性能控制互联特性和制造公差进行检定,可以避免上述问题。

  本文对整个测量和仿真过程的每一个步骤均进行了说明,信号完整性工程师可以借此确保其对USB Type-C器件的设计取得成功。其中涉及到仿真/测试的基础性内容,包括处理S参数(散射参数)所使用的一些窍门和技巧。

  USB Type-C的优势

  增加电性能的一种简单方式是使东西的体积更小。与更长的设备相比,通过特有的非均匀介质系统可实现更短的电延迟,所产生的损耗也更少,例如,印刷电路板微带传输线。与其他常用消费性连接器相比,USB Type-C连接器的体积更小,从而实现更低的损耗和更高的带宽。

  同时,在避免串扰和电磁干扰(EMI)问题时,更高的密度会在连接器和PCB(印刷电路板)上维持传输线阻抗时产生新的问题。参看USB Type-C插座和USB Type-C插头(图1)。当数据速率达到10-Gb/s时,多个脉冲宽度为100ps的存储单元会占据发送器和接收器之间的通路。通路中的任何阻抗问题,以及每个上升沿和下降沿,都会导致多次反射和耦合。多次反射使整个链路连接电路的调试变得困难。 

  图1 此处所示测试配置采用10个二端口PXI(面向仪器系统的PCI扩展)

  VNA(矢量网络分析仪)卡,以及小图中的二个特殊测试夹具。左侧标有“lux”的夹具是USB Type-C插座,右侧标有“n70515a”的夹具是USB Type-C的插头

  为了简化调试流程,有一点非常重要,即工程师需能够对USB 物理层链路的第一个组件进行仿真和测量,并确定哪一个组件未达到性能要求。通常,在对USB Type-C主机,设备或电缆进行测量时,必须使用先进的测量误差校正技术对测量夹具进行准确去嵌入。另外,仿真和测量的关联性有助于减轻复杂物理层结构所导致的问题,为改善其关联性对组件的准确测量同样可使建模和仿真受益。

  物理层的测量方式

  线性无源互连(例如USB Type-C物理层中所使用的)通常采用两种类型的刺激/响应测试设备进行检定:在时域内,使用时域反射仪(TDR);在频域内,使用矢量网络分析仪(VNA)。不论主机仪器收集时域数据,还是收集频域数据,一个域的数据设置都会被传输至另一域数据中,采用的是简单的算法(例如,傅里叶变换或傅里叶逆变换);采用专门的信号完整性软件(例如,Keysight的物理层测试系统,或PLTS软件)可使数字和微波工程师更容易完成上述域转换。

  大多数信号完整性应用可以通过基本的四端口测量(两个端口在外,两个端口在内)解决,还有一些更先进的工具可以让工作变得更加容易,并可以对被测试器件(DUT)性能了解的更多。我们所使用的20端口PXI框架的VNA即是如此;针对上述USB Type-C通道所进行的20端口数据集测量仅用时两分钟。

  采用此方式所收集的大量数据被储存为标准格式的Touchstone文件,该文件可随后导入SI专业软件进行分析。20端口的测量产生20×20的S参数矩阵,在单个域中具有超过400个曲线。将其乘以域(时间和频率)和拓扑(单端或差分)的数量可能产生大量的数据。尝试手动管理如此多的测量数据是一场噩梦,但用前述的PLTS软件处理则容易多了。

  正确分析后,通过所获得的元数据集可以对高速数字通道了解的更加深入。可以充分检定差分插入损耗、差分回波损耗、阻抗分布、眼图、近端和远端串扰、模式转换和具有预加重和均衡的信道优化。

  测量窍门和技巧

  如图1所示,VNA设置包括一个外围组件互连扩展(PCI-X)机箱,具有可滑动进出的模块,用于可扩展的测试功能。一个嵌入式控制器和10个VNA模块(每个模块为两端口VNA)构成一个20端口VNA。VNA模块测量范围为300 kHz至26.5 Hz,提供出色的速度,高动态范围,低跟踪噪声和持续稳定性,以及可提高USB Type-C测量的精度。

  测试电缆扇出到被测通道——在此情况下,由一个USB Type-C插座测试夹具和一个USB Type-C插头组件构成。每条测试电缆末端的蓝色胶带用于固定测试电缆以增加校准精度。使用的校准是未知穿透法(也称为交互穿透法),并且该胶带可确保电缆在DUT的校准和测量过程中不移动。这是一种众所周知的窍门,这种方法可以使灵敏校准中的相移最小化,从而获得最大精度。

  进行多端口测量时,需花些时间按照一定的逻辑标记S参数数据集的每个端口,这种方法也非常有用。而且,这种方法还有助于重新映射端口,以便分析软件可以轻松使用默认设置。

  1到2,3到4通道拓扑,用于直接绘制混合模式参数(图2)。在需要的情况下,SI工具使单端和差分端口映射和重新排序实现可视化变得更加容易,在处理大数据集时,拥有一个SI工具可以节省大量时间。

  图2 Type-C支持USB 2.0(Dp和Dn)和USB 3.1(发送 --TX1p,TX1n,TX2p,TX2n--和接收--RX1p,RX1n,RX2p,RX2n)的数据传输通路。将VNA的端口清晰地映射到夹具和DUT,可以确保完全理解对被测试器件(DUT)性能的分析

  差分S参数

  USB物理层使用差分信号,差分信号可包含差分对的p(+)和n(-)通路之间的大量耦合。这需要使用混合模式参数来正确分析Tx和Rx通道的性能。为了快速了解S参数的更新,图3给出了多模式S参数的4x4矩阵。对这个16元素S参数矩阵的解释并非没有意义,这对一次分析一个象限是有帮助的。

  图3 与理想矩阵相比,测量S参数矩阵的每个象限,可以更多地了解被测试器件(DUT)的性能

  左上方的第一象限被定义为描述被测试设备的差分刺激和差分响应特性的参数。这是大多数高速差分互连的实际工作模式,通常是最有用的象限,因此会被首先进行分析。

  第四象限位于右下方,描述了通过被测器件传播的公用信号的性能特性。如果器件设计正确,则应进行最小模式转换,那么,第四象限数据也变得不重要了。但是,如果由于设计缺陷,而需进行任何模式转换,则第四象限将说明该公用信号的行为方式。

  第二和第三象限分别位于图3右上方和左下方,这两个象限对于工程师分析来说是最令人感兴趣的象限。这两个象限也被称为混合模式象限,因为它们可以完全检定在被测试器件中发生的任何模式转换,无论是共模-差模转换(EMI敏感性)还是差模-共模转换(EMI辐射)。在尝试优化千兆位数据吞吐量的互连设计时,了解模式转换的幅度和位置非常有用。

  在本文第一部分中,我们了解了差分S参数背后的基本概念。现在我们可以开始研究多通道Touchstone文件中的大量信息(图4)。虽然起初看起来很复杂,但有一些基本的分析方法可以重复使用,并且可以获得非常成功的结果。我们现在将讨论一些分析的窍门和技术,这些窍门和技术是了解器件性能最快捷的方式。

  图4 在位于左上位置的20端口.s20p Touchstone文件象限中,可以一次查看400个S参数,或一次查看多个曲线图

  完美的对称

  大型多通道S参数文件分析的第一阶段中的一个步骤是使用时域。VNA S参数测量可以用快速傅里叶逆变换(IFFT)函数来修改,以提取TDD11时域参数,该时域参数被描述为电阻对时间的阻抗曲线,其中时间表示距离(信号传播和电阻变化或不连续反射所花费的时间)。

  为什么这种方式优于使用SDD11频域数据?因为频域不能提供任何空间信息。而在时域中,可以快速定位坏的电缆、开路、短路和其他异常的位置。对于保存数据之前的测量设置,在对其进行“健全性检查”时,绘制所有差分通道的差分阻抗曲线是一种快速方式。

  所有差分通道(图5)的曲线图显示出所有正向和逆向阻抗曲线波形之间存在完美的对称。因为我们已经自动正向和逆向测量了每个通道,因此会显示大量的镜像波形。这就是拥有高端口计数仪器的好处。

  图5 所有差分通道的曲线图显示出所有正向和逆向阻抗曲线波形之间存在完美的对称

  右上方的波形图例表明我们已经绘制了TDD11到TDD88的波形。TDD11通道的正向差分阻抗曲线与TDD22完全相同,除了TDD22只是逆向差分阻抗曲线。所以这两种测量曲线应为对称,事实的确如此。其余的曲线对也是如此。

  正向和逆向通道阻抗曲线

  分析数据通道的下一步是对位于中间的USB Type-C连接器进行空间定位(我们知道它在中间附近,但需知道其确切的位置)。为此,我们再次查看时域数据,并在我们物理断开两个夹具后对通道进行简单地测量。当断开两个夹具时,我们会看到一个夹具的阻抗曲线终止于一个开路。当定位到连接器位置时,可以看到无限阻抗的位置突然出现垂直线(图6)。

  图6 当夹具断开时,垂直的红线表示开路。这表明每个夹具结束和开始的位置

  为了验证和仔细检查我们的工作,我们会看到断开夹具的具有相同的阻抗曲线,但现在从另一个方向来看(图7)。正如我们之前所提到的,TDD22只是TDD11通道的逆向阻抗曲线。就在一个夹具结束和开始的位置,我们可以看到相同的垂直红线。很明显,在看这两个TDD11和TDD22波形时,这两个夹具彼此完全不同。

  图7 通过将此图与图6进行比较,可以看出两个夹具不同之处

  测量通道

  过去,通常使用两种方法来消除测量夹具对被测试器件或DUT的影响(图8)。

   

  图8 为了准确测量被测试器件(DUT),必须首先移除夹具的影响

  第一种方法是使用电磁仿真器对夹具进行建模,并使用仿真的S参数结果来去嵌入夹具的影响。但为夹具建立一个准确的模型需要一些时间。第二个技巧是在用于建造夹具的同一块PCB上建立一个校准用标准。

  这些传统的校准方法是将基准面放置在夹具PCB上可放置定制标准的位置。类似TRL的校准用标准在基准面上需要一个TEM模式;也就是说,机械结构反映在基准面上。此种类型校准的最终结果通常使匹配的连接器性能作为DUT的一部分,例如,USB主机、电缆或设备。可以从全路径测量中移除夹具,以获得DUT的S参数,其中包括匹配连接器的性能(图9)。这通常是所期望的结果,因为通道中这些不同组件的供应商需要表明他们的产品可以与匹配的连接器兼容。

  图9 虽然可以从全路径测量中移除夹具,以获得包含匹配连接器性能的DUT的S参数,但是为了提供正确的通道延迟,需要采用什么类型的校准将基准面放置在匹配的连接器中呢?

  尽管在DUT中包括匹配的连接器,对于检定和比较通道中不同组件的性能非常有效,但是当将组件级联在仿真中以与测量的全路径性能进行比较时,则存在困难。对于观察者而言,显而易见的是,应当在匹配表面处分开匹配的连接器,并且仅留下插头或插座作为DUT的一部分。而难题就在于,采用什么类型的校准将基准面放置在匹配连接器的中呢?

  自动夹具移除

  几年前引入了一种相对较新的技术,该技术被称为自动夹具移除(AFR),只需要一个校准用标准,而不是像TRL需要多个标准。该标准可以是一个背对背2x夹具直通路径,或在某些情况下,只是一个开放的1x夹具结构。直通路径只是所连接夹具的左半部分和右半部分,并且不包含DUT。此处进行了一个大胆假设,即直通路径必须是对称的。在采用USB Type-C连接器的情况下,由于插座不能与另一插座匹配,因此难以建立一个背对背直通路径。

   

  图10 通过比较传统的TRL校准结构(左)和使用AFR技术(右)的校准结构,AFR采用第二层AFR校准将测量基准面移到最终位置

  1端口AFR技术的优点是能够将基准面自动放置在Type-C插头和插座所需匹配表面上(图11)。这样可以获得在仿真中级联的主机、电缆或设备的S参数行为模型,从而改进仿真-测量的相关性,并且具有精确的电延迟。

  图11 1端口AFR技术能够将基准面自动放置在Type-C插头和插座的匹配表面上

  每个组件的电延迟可以利用频域中的群延迟或时域中脉冲响应到达的峰值来测量(图12)。通过1端口AFR对插头时间延迟和插座时间延迟的测量,可获得对插入在一起的两个夹具所测量的全路径时间延迟。

  图12 通过1端口AFR对插头时间延迟和插座时间延迟的测量,可获得对插入在一起的两个夹具所测量的全路径时间延迟



关键词: USB Type-C

评论

技术专区

关闭