新闻中心

EEPW首页 > 嵌入式系统 > 设计应用 > ARM Cortex-M3 内核介绍

ARM Cortex-M3 内核介绍

作者:时间:2016-11-21来源:网络收藏
内核包含四部分:1.乘法器;2.控制逻辑;3.Thumb指令译码器;4.内部接口

CM3内部包含元素介绍:

本文引用地址:http://www.eepw.com.cn/article/201611/319577.htm

1. DAP,调试访问接口,Debug Access Port。Cortex‐M3 的调试系统基于 ARM 最新的 CoreSight 架构。不同于以往的 ARM 处理器,内核本身不再含有 JTAG 接口。取而代之的,是 CPU 提供称为“调试访问接口(DAP)”的总线接口。通过这个总线接口,可以访问芯片的寄存器,也可以访问系统存储器,甚至是在内核运行的时候访问!对此总线接口的使用,是由一个调试端口(DP)设备完成的。DPs 不属于 CM3 内核,但它们是在芯片的内部实现的。目前可用的 DPs包括 SWJ‐DP(既支持传统的 JTAG调试,也支持新的串行线调试协议),另一个 SW‐DP则去掉了对 JTAG的支持。另外,也可以使用 ARM CoreSignt 产品家族的 JTAG‐DP模块。这下就有 3个 DPs可以选了,芯片制造商可以从中选择一个,以提供具体的调试接口(通常都是选SWJ‐DP)。

2. ETM的作用就是记录处理器做的事情并送到外面的调试器。

由于微控制器带有大量的片内存储器,因此不能简单地通过观察外部管脚来确定处理器核是如何运行的。ETM对深嵌入处理器内核提供了实时跟踪能力。它向一个跟踪端口输出处理器执行的信息。软件调试器允许使用JTAG接口对ETM进行配置并以用户易于理解的格式显示捕获到的跟踪信息。ETM直接连接到ARM内核而不是主AMBA 系统总线。

3.NVIC是Cortex-M3处理器中一个完整的部分,它可以进行高度配置,为处理器提供出色的中断处理能力。在NVIC的标准执行中,它提供了一个非屏蔽中断(NMI)和32个通用物理中断,这些中断带有8级的抢占优先权。NVIC可以通过综合选择配置为1到240个物理中断中的任何一个,并带有多达256个优先级。
Cortex-M3处理器使用一个可以重复定位的向量表,表中包含了将要执行的函数的地址,可供具体的中断处理器使用。中断被接受之后,处理器通过指令总线接口从向量表中获取地址。向量表复位时指向零,编程控制寄存器可以使向量表重新定位。

4.MPU是Cortex-M3处理器中一个可选的部分,它通过保护用户应用程序中操作系统所使用的重要数据,分离处理任务(禁止访问各自的数据),禁止访问存储器区域,将存储器区域定义为只读,以及对有可能破坏系统的未知的存储器访问进行检测等手段来改善嵌入式系统的可靠性。



关键词: ARMCortex-M3内核介

评论


相关推荐

技术专区

关闭