新闻中心

EEPW首页 > 测试测量 > 设计应用 > 锁相时钟可抑制串模干扰

锁相时钟可抑制串模干扰

作者:时间:2012-03-05来源:网络收藏

目前广泛使用的3 1/2~5 1/2位数字电压表(DVM),大多选用双积分式或多重积分式单片A/D转换器。其优点是电路简单,抗能力强,成本较低。只要设计的时钟频率F0恰好等于50HZ的整倍数,电网就被完全抑制掉了。然而电网频率实际上并不稳定,

本文引用地址:http://www.eepw.com.cn/article/194382.htm

锁相时钟电路  www.elecfans.com

钟频率,还可配MAX133/MAX134、HI7159型4 3/4~5 1/2位单片A/D转换器使智能数字电压表的电磁兼容性得到改善。



评论


技术专区

关闭