直接调制应用中的混合分数N阶合成器

目前，对高速数据系统采用这项调制技术尚有困难，这是因为DS合成器环路带宽窄，不足以减少DS调制器在高频段产生的量化噪声。这种带宽较窄的锁相环滤波器一方面衰减量化噪音，另一方面，由于数据也被滤掉，会引起符号间干扰(ISI)。所以，为了在高速数据速率标准中使用直接调制结构，必须降低量化噪声。本文分析几种类型的合成器，以解释为何存在这种问题。

整数N阶合成器

图1是一个整数N阶合成器方框图。顾名思义，该系统中，内部参考频率(FREF)以整数信加以转换。在图1中，FREF由位于模拟鉴相器前的晶体振荡器经分频后产生。模拟鉴相器比较两个输入，即FREF和整数N阶分频器的输出，后者为压控振荡器(VCO)的分频输出。鉴相器调整到VCO的电压，直到两个输入信号相位相等或相位锁定。

为生成一个预期的VCO频率，整数N阶分频器将VCO频率除以整数N。为产生一个步进值为1MHz、输出频率为1000MHz的信号，FREF取值1MHz(FREF等于整数N阶合成器中的步进值)，N取值1000。当步进值较大时，系统工作良好，但当需要较小的步进值时，就会产生相位噪声。

上述问题是由系统将电荷泵的相位噪声放大20Log(N)所引起的。N=1000会产生60dB的加性相位噪声。为获得较小的步进值， 参考分频器必须将晶振频率除以一个很大的数才能产生较小的FREF值。所以，增加N值获得较小的步进值，会造成相位噪声的增大。

环路滤波器带宽必须大大小于FREF。这要求在小步进值应用中，带宽必须比较小。使问题复杂化的另一个噪声源是由VCO引起的。环路滤波器衰减那些频率低于环路带宽的VCO噪声，为保持VCO低噪声，需要较大的环路带宽。

图1 整数N阶合成器

图2 分数N阶合成器

图3 △Σ分数N阶合成器

图4 混合合成器

分数N阶合成器

在较小的步进值应用场合中，用分数N阶分频器取代整数N阶分频器，分数N阶合成器改善了整数N阶设计(见图2)。分数N阶分频器使用非整数N分频VCO频率，一般可高达1/16。因此，合成器的步进值可以为FREF的1/16。
为获得1MHz的步进值，我们可以取FREF为16MHz。通过除以因子16使N减小，利用20Log(N)，相位噪声改进了24dB。此外，如果我们仍取FREF为1MHz，则步进值降为62.5kHz。

上述优点付出的代价是分数N阶分频器引起的杂散响应，其根源在于分数N阶分频器的累加器中的RMS延时误差和周期特性。杂散在整个频谱范围内每1/16 FREF处重复出现。

环路滤波器衰减这些杂散信号，这可限制环路带宽，将杂散信号降低到可接受的水平。与整数N阶相比，环路带宽较大，相位噪声得到改善，但却引入了杂散信号。

DS分数N阶合成器

DS分数N阶合成器(见图3)提供了另外一种可以比分数N阶获得更高步进值的方法。一个多比特DS调制器信号送入整数N阶分频器。DS调制器的输入是分数分频比，输出是一个平均值等于输入值的比特流。实际上，DS调制器的这个信号告知整数N阶分频器，用给定的整数或别的整数值分频，因而导致平均分频率具有分数阶。

DS合成器的分差值可以为20比特或更高。例如，采用20比特DS调制器，可将步进值提高到FREF/220。如果FREF为16MHz，则步进值为15Hz。与整数N阶和分数N阶方法相比，这个值有巨大改善。而且它还可以进一步改善，只需向DS调制器送入另外的比特即可。这样做的另外一个好处是，FREF仍然可以选择较大值，N可以选得很小，所以相位噪声与整数N阶合成器的一样低。

与分数N阶的实例一样，相位噪声和步进值的改善是有条件的。由于噪声整形，DS调制器引入了所谓的量化噪声，量化噪声大部分出现在FREF/2的情况下。DS调制器引起的功率频谱噪声密度可用方程式(1)近似表示，它表示了DS调制器量化噪声：
[(1-z-1)ODS]2 (1)
其中，z=，D表示DS调制器的量化步进值，ODS为DS调制器的阶数，生成的相位噪声可用式(2)表示，它表明了由量化噪声而引起的相位误差：
[(1-z-1)ODS-1]2 (2)
该式说明相位误差的大小由D控制，对一个整数N阶分频器，量化步进值为1个VCO周期，即D=2π弧度。所以，减小D值也就是减小相位误差。
式(2)也说明，高阶DS调制器减少了低频的相位误差，但却增加了在FREF/2处的相位误差。一般来说，环路带宽滤波器噪声在FREF/2处，对低阶调制器，不需要额外的环路滤波器元件。在该方法中，仍然要求较窄的环路带宽，以保证滤除由量化噪声引起的相位误差。

DS分数N阶合成器在系统级的优越之处在于，DS调制器是直接调制技术中的理想情况。这一技术去掉了发射机整个上变频部分。然而，在滤除量化噪声方面，由于ISI影响，相对窄的环路带宽使直接调制仅用于低速数据率，高阶调制器允许使用大环路带宽和高数据速率。然而，这需要在FREF/2处增加滤波(见式(2))。这些额外部分增加了成本，同时为保持温度变化和工作过程中的稳定性，要增加复杂性。这种复杂性常常限制了对高阶DS调制器的使用。

改善DS合成器的一种方法是降低量化噪声。这种方法允许使用高阶DS调制器来增加环路带宽而不需额外滤波，这样，当使用直接调制时，可以提高数据速率。

混合合成器

提高△Σ合成器的性能可通过利用分数N阶和△Σ分数N阶技术构成一个混合合成器来完成，如图4所示。设计中，我们用分数N阶合成器中的分数N阶分频器代替DS合成器中的整数N阶分频器，同时利用其它技术将二者融合在一起。

与DS合成器相比，混合合成器的主要优点在于，DS调制器的量化步进值降低为VCO周期的一部分。例如，我们使用一个16相分数N阶分频器来提供1/16 VCO周期的步阶值，在式(2)中的量化步进值从D=2p 弧度降为D=p/8弧度。这使得量化噪声在所有频率上降低20log(16)或24dB。

由于在FREF/2处较低的量化噪声，我们现在可以使用高阶DS调制器和大的环路带宽。在很高的数据速率时也能使用直接调制。

如前所述，使用分数N阶分频器会在合成器输出端产生杂散响应，用该方法可以成功地解决这一问题。它表明，可以使用伪随机DS调制器取代在分数N阶分频器中的周期累加器。这使得RMS延时误差在覆盖FREF的整个带宽内扩散开来，因此将杂散信号转变成为伪随机噪声而非系列声音。白化延时误差预期值为10log(FREF)。例如，当FREF=16MHz时，-50dBc的杂散值为-122dbc/Hz。与合成器中的其它噪声相比，它可以忽略不计。

结语
本文表明，当要求很小的步进值时，混合DS合成器能比其余合成器提供更低的相位噪声和更大的环路带宽。利用一个不需附加外部元件的标准PLL环路滤波器就可实现这一点。该合成器同样支持用于高数据速率的直接调制发射机结构，极大地降低了未来无线设计的成本。