新闻中心

EEPW首页 > 模拟技术 > 设计应用 > 24位模数转换器AD7713及其应用

24位模数转换器AD7713及其应用

作者:时间:2012-06-14来源:网络收藏

公司的∑-Δ型模数据转换,该芯片线性度好,转换精度高,并具有校准方式多、数据转换率可程控、功耗低(动态工作方式下的功耗典型值为3.5mW,掉电方式下为35μW)等特点,非常适合于高精度、低功耗数据采集系统的应用。

本文引用地址:http://www.eepw.com.cn/article/186233.htm

为24脚DIP结构封装,有3个模拟输入通道,其中第1、2两个通道为差分式输入,第3通道为单端输入(可输入大信号),输入增益可编程控制(1~128)。AD的串行输出和多种工作方式可以为系统连接提供方便可靠的接口方法。

1 AD7713的引脚定义

AD7713为大规模集成芯片,其24个引脚(参看图1)分别定义如下:

SCLK(1):串行时钟的输入/输出端,可用MODE脚的状态来控制。当MODE=1时,芯片工作在内部时钟方式,此时SCLK脚输出的是一个串行时钟信号,当RFS或TFS变低时,SCLK被激活;而当RFS或TFS中的一个为高或器件完成一个输出字的传送后,SCLK转为高阻态。当MODE=0时,芯片工作在外部时钟方式,此时输入的串行时钟可用作数据传送的移位脉冲。

MCLK IN(2):器件的主时钟信号输入脚,其主时钟信号可由石英晶体或外部时钟提供。使用石英晶体时,石英晶体可直接跨接在MCLK IN和MCLK OUT引脚之间;使用外部时钟时,该脚可由与CMOS兼容的电平来驱动而将MCLK OUT脚悬空。输入时钟的频率最高为2MHz。

MCLK OUT(3):当主时钟用石英晶体或陶瓷谐振器时,应将该石英晶体或陶瓷谐振器连接在MCLK IN与MCLK OUT引脚之间。

A0(4):地址输入,当A0为低时,对器件的控制寄存器进行读/写操作;当A0为高时,对器件的数据寄存器或校准寄存器进行读写操作。

SYNC(5):逻辑输入,当系统使用多个AD7713时,使用该引脚可实现各芯片内部数字滤波器的同步。

MODE(6):逻辑输入,当MODE=1时,器件采用内部时钟方式;当MODE=0时,器件采用部时钟方式。

引脚7~10:这四个引脚分别为模拟输入通道1、2的正、负输入端。

STANDBY(11):逻辑输入,当该引脚为低时,将切断器件内部模拟和数字电路的电源,从而使AD7713处于低功耗状态。

AVDD(12):模拟正电源,+5~+10V。

RTD1(13):恒流输出,通常为200μA,可用作电阻式热敏器件的激励电流,该电流可由程序来控制通/断。

REF IN_(14):参考输入,其电位可取AVDD与AGND之间的任意值。

REF IN+(15):参考输入,应注意REF IN+,必须在于REF IN-。

RTD2(16):与RTD1脚功能大体相同,也可与RTD1组合使用,另外,利用此脚可在三线RTD结构中消除引线电阻所产生的误差。

AIN3(17):模拟输入通道3,输入信号幅度可达±4VREF/GAIN,当GAIN=1且VREF=2.5V时,AIN3的输入范围为±10V。

AGND(18):模拟地。

TFS(19):发送帧同步信号,低电平有效。当TFS=0时,芯片允许写入串行数据。在内部时钟方式下,TSF变低将使得串行时钟SCLK有效;在外部时钟方式下,TSF必须在数据字被写入器件的第一个位之前为低。

RFS(20):接收祯同步信号,低RFS=0时,允许对器件进行数据读取的操作。在内部时钟方式下,RFS变低将使串行时钟和数据同时有效;在外部时钟方式下,RFS变低可使SDATA有效。

DRDY(21):逻辑输出,表示数据寄存器的更新速率,DRDY的每一个下降沿都将指明一个新的数据字传输的开始。当一个完整的数据字传输结束后,DRDY将返回到高。

SDATA(22):串行数据。输入时,CPU将把数据字写入到器件的控制寄存器或校准寄存器;输出时,CPU将读取控制寄存器、校准寄存器、数据寄存器内的数据。

在读操作期间,RFS变低之后串行数据有效;而在写操作期,在TFS变低之后,将在SCLK的上升沿加入有效数据。

输出的数据在单极性输入时为自然二进制代码,而在双极性输入时为偏移二进制代码。

DVDD(23):+5V数字电源。DVDD与AVDD的差不得超过0.3V,否则,芯片将不能正常工作。

DGND(24):数字地。


表1 工作方式选择

MD2 MD1 MD0 工 作 方 式 0 0 0 正常方式,加电复位后的缺省值 0 0 1 自校准有效,用于对激活CH1和CH0所确定的自校准,校准完成后返回正常方式 0 1 0 系统校准有效,对激活通道作第一步系统校准(零点失调校准) 0 1 1 系统校准有效,系统校准的第二步,即满量程校准 1 0 0 系统失准有效,对激活通道作系统失调校准 1 0 1 背景噪声校准有产,对激活通道作通道作背景噪声校准(输入端与模拟地短接) 1 1 0 读/写零点校准系数,当A0=1时,执行读操作以读取通道的零点校准系数,同时执行写操作以写入零点校准系数 1 1 1 读/写满量程校准系数,当A0=1时,执行读操作以读取通道满量程校准系数,同执行写操作以写入满量程校准系数

表2 通道增益设定

G2 G1 G0 增 益 0 0 0 1(缺省值) 0 0 1 2 0 1 0 4 0 1 1 8 1 0 0 16 1 0 1 32 1 1 0 64 1 1 1 128

2 AD7713内部控制字的设定

AD7713的工作状态可通过程序向器件内部写入控制字来设定,输入控制字字长为。写入时,必须连续写入数据,若写入的数据不足,这些数据就不会被加载到控制寄存器中,具体格式为:

格式中的控制字的最高三位用于确定AD7713的工作方式,具体组合如表1所列。G2,G1,G0则用来确定输入通道的增益,可参见表2。CH1和CH0可确定输入通道号,其编码见表3。当字长选择定义位WL=0时,字长为16位(上电复位时的缺省值);当WL=1时,字长为24位。当激励电流控制位RO=0时,激励电流关断(上电复位时的缺省值);当RO=1时,激励电流接通。熔断电流控制(Burn-out Current)定义位BO=0时,关断AIN端内部的20nA电流源(上电复位时的缺省值);当BO=1时,允许该电流流出,一般情况下,该电流是禁止的。当极性选择定义位B/U=0时,允许双极性输入(上电复位时的缺省值);当B/U=1时,允许单极性输入。


上一页 1 2 3 下一页

评论


相关推荐

技术专区

关闭