新闻中心

EEPW首页 > 模拟技术 > 设计应用 > 利用低抖动LVPECL扇出缓冲器增加时钟源的输出数

利用低抖动LVPECL扇出缓冲器增加时钟源的输出数

作者:时间:2012-12-07来源:网络收藏

器件连接/参考

本文引用地址:http://www.eepw.com.cn/article/185528.htm

ADF4351:集成VCO的小数N分频PLL合成器

ADCLK948:提供8路输出的时钟

评估和设计支持

电路评估板

ADF4351评估板(EVAL-ADF4351EB1Z)

ADCLK948评估板(ADCLK948/PCBZ)

设计和集成文件

原理图、布局文件、物料清单

电路功能与优势

许多系统都要求具有多个系统时钟,以便实现混合信号处理和定时。图1所示电路将ADF4351集成锁相环(PLL)和压控振荡器(VCO)与ADCLK948接口,后者可通过ADF4351的一路差分输出提供多达八路差分、低电压正射极耦合逻辑()输出。

利用低抖动LVPECL扇出缓冲器增加时钟源的输出数

现代数字系统经常要求使用许多逻辑电平不同于的高质量时钟。为了确保在不丧失完整性的情况下准确地向其它电路元件配电,可能需要额外的缓冲。此处介绍ADF4351和ADCLK948时钟之间的接口,并且测量结果表明与时钟相关的加性抖动为75 fs rms。

电路描述

ADF4351是一款宽带PLL和VCO,由三个独立的多频段VCO组成。每个VCO涵盖约700 MHz的范围(VCO频率之间有部分重叠)。这样可提供2.2 GHz至4.4 GHz的基本VCO频率范围。低于2.2 GHz的频率可使用ADF4351的内部分频器生成。

要完成时钟生成,必须使能ADF4351 PLL和VCO,且必须设置所需的输出频率。ADF4351的输出频率通过RFOUT引脚处的开集输出端提供,该引脚处需要一个并联电感(或电阻)和一个隔直电容。

ADCLK948是一款SiGe时钟扇出缓冲器,非常适合与ADF4351配合使用,因为其最大输入频率(4.5 GHz)刚好高于ADF4351 (4.4 GHz)。宽带均方根加性抖动为75 fs。

为了模拟逻辑电平,需要向ADCLK948的CLK输入端增加1.65 V的直流共模偏置电平。这可以通过使用电阻偏置网络来实现。缺少直流偏置电路会导致ADCLK948输出端的信号完整性降低。

常见变化

也可以使用ADF4350小数N分频(137 MHz至4400 MHz)和ADF4360整数N分频系列等其它集成VCO的频率合成器。

与ADCLK948同一系列的其它可用时钟扇出缓冲器有ADCLK946(6路LVPECL输出)、ADCLK950(10路LVPECL输出)及ADCLK954(12路LVPECL输出)。

电路评估与测试

评估本电路时,利用EVAL-ADF4351EB1Z板作为,并略作修改。EVAL-ADF4351EB1Z板使用标准ADF4351编程软件,该软件包含在评估板附带的光盘上。此外还需要ADCLK948/PCBZ,并且无需修改便可以直接使用。

设备要求

需要以下设备:

. EVAL-ADF4351EB1Z评估板套件,含编程软件

. ADCLK948PCBZ评估板

. 3.3 V电源

. 用于连接3.3 V电源和ADCLK948PCBZ的两条电缆

. 两条长度相等且较短的SMA同轴电缆

. 高速示波器(2 GHz 带宽)或等效器件

. RS FSUP26频谱分析仪或等效器件

. 装有Windows XP、Windows Vista(32位)或Windows 7(32位)的PC

需要使用SMA同轴电缆,以便将EVAL-ADF4351EB1Z的RFOUTA+和RFOUTA?引脚与ADCLK948PCBZ的CLK0和CLK0引脚相连。

功能框图

本实验中使用ADCLK948PCBZ和EVAL-ADF4351EB1Z。这些电路板通过一条SMA电缆连接至ADCLK948PCBZ,如图1所示。

利用低抖动LVPECL扇出缓冲器增加时钟源的输出数

开始使用

UG-435用户指南详细说明了EVAL-ADF4351EB1Z评估软件的安装和使用。UG-435还包含电路板设置说明以及电路板原理图、布局和物料清单。电路板上必要的修改是在隔直电容之后插入100 Ω电阻。这些电阻与3.3 V电源相连并接地。对RFOUTA+和RFOUTA-引脚都应该执行此操作,以提供1.65 V的共模电压(高于所需的最低值1.5 V)。这样可能就需要去除这些传输线附近的阻焊膜。

UG-068用户指南包含关于ADCLK948/PCBZ评估板操作的类似信息。

逻辑电平测量

本例中,为准确测量高速逻辑电平,将Rohde Schwarz RTO1024示波器与两个RT-ZS30有源探头配合使用。

在PC上安装ADF435x软件,具体做法说明如下:

1. 根据UG-435中的硬件驱动程序说明将EVAL-ADF4351EB1Z连接至PC。

2. 根据ADF435x软件的屏幕截图(见图3)对ADF4351 PLL进行编程。本例中选择了1 GHz的RF频率。

3. 用两条长度相等且较短的SMA电缆将EVAL-ADF4351EB1Z板的RFOUTA+和RFOUTA? SMA连接器与ADCLK948/PCBZ板的CLK0/CLK0 SMA连接器相连。


上一页 1 2 下一页

评论


相关推荐

技术专区

关闭