32位低功耗MCU设计

MCU功耗来自何处

在开始讨论低功耗MCU设计前，必须先探讨MCU功耗的来源，其主要由静态功耗及运行功耗两部分组成。考虑实际的应用，最后决定系统功耗性能指针则必须计算平均功耗。

运行功耗

现代 MCU 已整合相当多的的模拟外围，不能单纯考虑数字电路的动态功耗。MCU 运行时的总功耗由模拟外围功耗和数字外围的动态功耗相加而得。模拟电路的功耗通常由工作电压及其性能要求指针来决定，例如 100 ns 传递延迟 (Propogation Delay) 的比较器工作电流可能约为 40 微安，当允许传递延迟规格为 1 μs 时，工作电流有机会降到个位数微安。

数字电路的动态功耗主要来自开关频率、电压及等效负载电容，其计算公式如下：

PDynamic (动态功耗) ~ f (工作频率) x CL (等效负载电容) x VDD2 (工作电压)

由以上公式可以理解到降低动态功耗最直接的方式为降低工作电压及工作频率。但 MCU 实际应用面通常要求更宽广的工作电压及更高的效能。在降低工作电压方面，可以选择更新近的制程，并透过 LDO 让 CPU 内核、数字电路及与管脚输出入电压无关的模拟外围在低压操作，IO 管脚及需要与其他外部电路连接的模拟外围则在较高的系统电压操作。如此可以兼顾低功耗及宽工作电压的需求。在降低工作频率这项参数上，一个设计优良的 32 位 MCU更能突显其效能优势，除了直觉的 MIPS 比较之外，32 位总线也代表更高的数据存取带宽，能以更低的工作频率达到相同的效能，进而降低整体功耗。另外，如果 MCU 内建与操作频率相关的模拟外围，例如石英晶体震荡电路、嵌入式闪存或电流式 DAC,其电流消耗与转换频率成正比，也要纳入低功耗 MCU 的动态功耗设计考虑。

静态功耗

传统静态功耗的定义是指系统时钟源关闭时数字电路的漏电流。但是在混合信号低功耗 MCU 的设计中要同时考虑下列多种漏电流来源，包含数字电路漏电流、SRAM 漏电流、待机时已关闭的仿真电路漏电流 (例如 ADC,嵌入式闪存)、待机时不关闭的仿真电路工作电流 (例如 LDO、BOD) 及 IO 管脚的漏电流。因为时钟源已关闭，影响静态功耗的主要参数为制程、电压及温度。所以降低静态功耗必须选择超低功耗制程，但是低功耗制程通常伴随较高的 Vt,导致低电压模拟外围设计困难。另外，以MCU待机电流 1微安的规格，代表数字电路漏电 + RAM 保持电流 + LDO 工作电流 + BOD (降压侦测或重置电路) 工作电流总和必须小于 1微安，对于 Flash,RAM 越来越大及功能越来越多的低功耗 MCU 设计厂商而言，是十分艰巨的挑战。

平均功耗

在系统级要兼顾低功耗及高效能，必须考虑实际应用面的需求，例如无线环境传感器可能让 MCU 主时钟及 CPU 关闭，只开启低频时钟，定时唤醒外围电路进行侦测，当符合设定条件的事件发生时快速启动 CPU 进行处理，即使没有任何事件发生，也必须定时激活 CPU 维持无线传感器网络的联机。在遥控器的应用中，则可能完全将所有时钟源都关闭，当用户按键时快速唤醒时钟源及 CPU 进行处理。另外，许多应用都会加入一个 MCU 作为主机处理器的协处理器，用于监控键盘或红外线输入、刷新显示器、控制主处理器电源以及智能电池管理等任务。此时平均功耗比单纯的运行功耗或待机功耗更具指标性意义。

平均功耗由下列主要参数组合而成： 运行功耗及运行时间，静待功耗及待机时间，不同运行模式之间的切换时间。兹以下图进行说明：

平均电流 (IAVG) =(I1 x T1+I2 x T2+I3 x T3+I4 x T4+I5 x T5+I6 x T6)/(T1+T2+T3+T4+T5+T6)

因为进入待机模式时间很短，忽略此段时间的电流消耗，公式可以简化为：

均电流 (IAVG) =(I1 x T1+I3 x T3+I4 x T4+I5 x T5+I6 x T6)/(T1+T3+T4+T5+T6)

由以上公式观察到除了降低运行电流及静态待机电流外，降低运行时间、唤醒时间及高低速运行模式切换时间也是降低整机功耗的重要手段。另外，上图同时指出，低功耗 MCU 支持动态切换运行时钟频率是必要的功能。

低功耗 MCU 设计考虑

制程选择

为了达到低功耗的运作，并能有效地在低耗电待机模式下，达到极低的待机功耗，可以透过对制程的选择而站上基本的要求门坎。在不强调速度极致的某些制程分类，选择极低组件截止电流制程 (如下图) 进行逻辑闸制作，并进行数字设计是方法之一。选择这种策略的额外效益是，通常也能在降低动态操作电流上，达到较佳的表现。 另外，由于高温大幅增加静态电流，当温度由摄氏 25度增加到摄氏 85度时，一个典型比例约增加 10 倍的静态电流，以非低功耗 0.18 微米制程开发的 32 位 MCU,逻辑阀门数 200K、4KB SRAM 在核心电压 1.8V、摄氏25度的静态耗电约为 5 ~ 10 微安，当温度升高到摄氏 85度时，静待电流将会飙高到 50 ~100 微安。而低功耗制程在摄氏85度仅约 10微安静态电流。

低功耗高效能的 CPU 内核

早期低功耗 MCU 受限于成本及制程技术，大都选择 8 位 CPU 内核，但随着工业上的智能化也在展开，如远程监控，数字化、网络化等。简单说来，就是人物之连结 (云端应用)、物物之连结 (物联网) 需求越来越多，导致产品功能越来越复杂，运算量越来越高，8 位 MCU 已逐渐无法满足效能需求。 为了兼顾低功耗高效能，选择适用的 32 位 CPU 内核乃大势所趋。

选择低功耗 CPU 内核，除了单位频率耗电流外，还需要综合考虑紧凑的低内存代码，相同功能所需的代码越长，除了增加内存成本，也代表更长的运行时间及功耗。另外，由于软件开发成本在后期将会越来越高，大量的参考代码及更多的第三方开发商的支持，都可以有效降低软件的开发时间及成本。所以选择一款更多人使用的 CPU 内核也是重要的考虑之一ARM CortexTM-M0 阀门数仅 27K,使用的电量在 1.8V,超低泄漏 180ULL (Ultra Low Leakage) 仅约 50μA/MHz.M0 内核采用 Thumb2 指令集架构，产生出非常紧凑的低内存代码，进一步降低了电源需求。ARM 自 2009 年发表了 32 位 CortexTM-M0 内核以来，包括 NXP、新唐科技、ST、Freescale 等多家国内外 MCU 大厂相继投入 CortexTM-M0 MCU 开发，不论供货或者品种的齐全度都已十分成熟，投入 CortexTM-M0 的 MCU 开发商也在持续增加中。

低功耗数字电路

对于一般的同步数字电路设计，要使数字单元有效降低操作电流，透过控制时钟的频率或截止不需要的时钟跳动，也是重要的方法。低功耗MCU通常配备丰富的时钟控制单元，可对各别的数字外围单元，依照需求做降频或升频的操作调整，在达到运作能力的同时，用最低的频率来运行。但为了达到更弹性的时钟源配置，可能导致 CPU 内核和外围电路时钟不同步的现象，此时必须仔细考虑电路设计，保证跨时钟领域数据存取的正确性。

另外为了尽量降低 CPU 介入处理时间或降低 CPU 工作频率而节省下来的功耗，可以提供 DMA 或外围电路相互触发电路进行数据的传递，例如 Timer 定时自动触发 ADC 或 DAC,并透过 DMA 进行数据由 ADC 到 RAM 或者 RAM 到 DAC 的搬移，同时在 ADC 的输入可以增加简单的数字绿波及平滑化电路，如此不须要 CPU 经常介入处理，也不会因为需要实时处理 ADC 或 DAC 事件导致中断程序占用太多时间，降低系统的实时性及稳定性。

支持多种工作模式

为了配合不同的应用需求，并达到系统平均功耗的最小化，低功耗 MCU需要提供多种操作模式，让用户灵活调配应用，常见的操作模式有下列数种：

正常运行模式：CPU 内核及外围正常工作，能实时改变 CPU 及外围的工作频率 (On the Fly) 或关闭不需要的时钟源以获得最佳的工作效能。

低频工作模式：CPU 内核及外围工作于低频的时钟源，例如 32.768K 晶震或内部低频 10K RC 震荡器。通常此时最大的耗电来源为嵌入式闪存及 LDO 本身的耗电流。如果此时的执行程序不大，可以考虑将程序运作于 RAM 以降低平均功耗。请注意并不是所有 MCU 都能支持在 RAM 执行程序。

Idle 模式：CPU 内核停止，时钟源和被致能的外围电路持续工作，直到外围电路符合设定条件唤醒 CPU 进行数据处理或控制执行流程。通常高频的运行模式，CPU 及嵌入式闪存消耗相当大比例的电流，故 Idle 模式能有效降低平均功耗。