用DSP实现抖动(Jitter)测量的方法

数据存储模块主要是作为时钟记数模块所记数据的缓冲器,在时钟记数模块和数据处理模块之间充当接口。正如前面所介绍的,选用了一片选进先出（FIFO）芯片,型号是IDT72230。此型号的FIFO具有2K×8的存储空间。在FIFO的数据全满后,由IDT72230的FF（全满标志引脚）向数据处理模块发送中断请求信号。而数据处理模块中的DSP会从FIFO中将这2K数据读出来。

数据处理模块

数据处理模块以DSP为核心,来对记数器记得的值进行处理,最终算得Jitter的值。DSP中用到了中断口IT1,当FIFO满时,从FIFO中读出2K个数据。而DSP与外部的通信则用的是异步串口。

调试

由于系统工作于较高的频率,计数器为100MHz,DSP为40MHz,DSP的外围设备一般为20MHz,最高为40MHz,因而在系统设计中,必须注意高频影响。

在布线时,特意把数据和地址成组布线,以降低对其它信号的影响。对一些关键的控制线。如存储器读写信号和FIFO读写信号,在其两边都加上了地线保护特别是FIFO的读写信号,由于其对干扰特别敏感。对一些较长的引线,可串接一个30Ω的小电阻或加终端匹配以减小反射。

在软件设计中,采用C语言和汇编语言混合编程。具体的编程方法可查阅DSP的手册。TI公司还提供了一个运行库（RuntimeLib）。用TI公司的JATG调试器进行调试时,在DSP程序中调用运行库的函数,可以打开PC机上的文件获取数据,或将DSP的数据传入PC机并存入文件,或通过PC机键盘向DSP传递信息和发送命令,从而为调试带来了极大的方便。

由于在本设计中采用了DSP技术,使得开发的周期大为缩减,系统的灵活性也大大增强。随着数字处理芯片（DSP）处理速率的加快,外围通讯能力的加强,以及数字信号处理的实时性的需要,其应用范围必将越来越广泛。