新闻中心

EEPW首页 > 嵌入式系统 > 设计应用 > 电子记帐控税终端机设计的片上系统SOC芯片研究

电子记帐控税终端机设计的片上系统SOC芯片研究

作者:时间:2010-10-08来源:网络收藏

通用异步串口(UART):一个16550UART和3个普通UART;

中断控制器(Interrupt Controller):支持16个一级中断源,32个二级中断源;

定时器(Timer):5个24位的通用目的定时器;

看门狗(Watch Dog):24位看门狗定时器;

实时时钟(RTC):计算秒、分、小时、天、月、年,具有润月补偿功能,计时可至2100年,通过后备电源使实时时钟工作在低功率模式;

PS/2控制器(PS/2 I/F):符合PS/2标准,支持第一套和第二套扫描码集;

I2C控制器(I2C I/F):兼容Phillips公司的I2C标准;

SPI控制器(SPI I/F):兼容SPI和Microwire/Plus两个企业标准。

2.2 SoC要点

在SoC的体系架构、逻辑和电路中采用正向设计方法:

建立深亚微米自顶向下设计流程,实现硬/软件协同仿真、设计、验证技术,建立正向设计平台;

低功耗设计技术,包括对RTC及SRAM的低功耗优化设计;

采用深亚微米(0.18μm)必须解决的设计问题,包括。EMI,CrOSS talk,天线效应和热效应等;

采用现代SoC设计技术,实现片上外设包括IC卡、磁卡、I2C、SPI、PS/2等功能接口的高度集成设计和测试;

高可靠、实时多任务处理平台技术,支持嵌入式操作及其任务调度管理;

支持ANSIC的标准应用,实现底层驱动软件的模块化、标准化设计。

同时,针对以上技术挑战必须实现如下技术创新:

该项目为自主知识产权的内嵌32位RISC处理器以及大量功能接口模块的SoC设计,突破嵌入式SoC的高度集成、高可靠、低功耗、实时多任务处理等关键技术;

建立自顶向下的深亚微米设计流程,实现硬、软件协同设计、仿真、综合、验证技术;采用大容量FPGA和嵌入式操作系的统功能验证平台;应用样机对SoC进行全面验证,确保了该项目的技术路线实施及产品的实际应用;

支持多任务实时嵌入式操作

3 功能验证

在集成电路的设计过程中,需要进行大量的验证工作,SoC功能验证采用专门的开发软件把设计模型转换成相应的配置文件,下载到硬件平台的FPGA或CPLD中,在实际的应用中来验证SoC功能的正确性。

在对本SoC进行硬件平台验证过程中,采用的FPGA综合工具是Synplicity公司的Synplify Pro 7.7,FPGA布线工具选用的是Xilinx公司的ISE 5.0,硬件平台的核心FPGA芯片选用的是Xilinx公司的Virtex II系列的XC2V2000。验证流程如图2所示[1-3]。


本文引用地址:http://www.eepw.com.cn/article/151456.htm


3.1 验证平台的设计

芯片内部采用AMBA总线,内嵌32 b整数处理单元,优化的32/64 b浮点数处理单元,并且内嵌了大量的外设,主要包括:80位GPIO口、4路UART控制器、5个24 b定时器、看门狗、.PS/2控制器、I2C总线控制器、SPI总线控制器、1个三磁道磁卡控制器,3个智能卡控制器等。为了完整地测试本SoC的所有功能,硬件测试平台如图3所示,包含下列基本组成部分:


SOC硬件测试平台 来源:电子发烧友网


FPGA芯片;配置PROM;程序BPROM;SRAM;串口转换芯片;I2C总线设备;SPI总线设备;磁卡读卡器接口;智能卡及卡座;GPIO测试点;PS/2设备;系统时钟发生设备;上电复位电路;电源。

3.2 FPGA平台验证结果

将由SoC的RTL模型产生的FPGA下载文件(*.bit文件)下载到FPGA中,在Unix环境下,用SPARC-GCC编译器编译测试程序(标准C程序),然后观察程序运行结果,就可以验证整个SoC系统或某一模块功能的正 确性。

下面以获取智能卡复位应答(Answer To Reset,ATR)字节为例,阐述此过程。

事先知道待测智能卡的ATR字节为:3b,7a,18,0,0,21,8,11,12,13,14,15,16,17,18。

测试结果为:

Smartcard controller testing…
ATR over,and ATR characters:
3b,7a,18,0,0,21,8,11,12,13,14,15,16,17,18

以上结果说明,智能卡控制器可以接收到卡的复位应答字节,SoC的此功能正确。采用同样的方法及过程可以验证其他功能的正确性。

4结 语

该SoC芯片如今已经成功应用到了多种终端设备中,为国内外的终端设备制造商们提供了一种高性价比的选择,为中国芯家族又增添了一位新成员。所以,可以认为该SoC芯片的设计还是非常成功的。

设计中存在的主要问题就是内置的RAM空间还不够大,对于高端的电子终端设备,必须外扩一定容量的RAM存储器,希望在下一款同类芯片设计中加以改进。


上一页 1 2 下一页

评论


相关推荐

技术专区

关闭