新闻中心

EEPW首页 > 嵌入式系统 > 设计应用 > 全景图像实时展开在FPGA上的实现

全景图像实时展开在FPGA上的实现

作者:时间:2011-02-27来源:

  摘要:可以使用一个摄像头获取周围360°的环境信息,与以往的多摄像机获取方法相比大大节省了硬件资源,并且在还原全景图时避免了多画面拼接产生的“鬼影”问题。但由于反射式获取的画面为极坐标视图,为适应人眼观察习惯需要对其进行展开。本文在上实现了对反射式全景图像的实时展开,在27MHz系统时钟的驱动,生成122万像素的展开图像达到了21.97fps的帧速。

本文引用地址:http://www.eepw.com.cn/article/117270.htm

  关键词:;;嵌入式系统

  目前,全景技术的研究主要将注意力集中在集合变换算法和镜头矫正算法的改进,对实时性问题研究较少。本系统利用对圆形极坐标图像进行实时展开。

  系统总体设计

  本系统在以EP2C70 FPGA芯片为核心的DE2-70开发板上实现,系统主要模块如图1所示。

  (1)视频采集模块:将ADV7180芯片输出的数字视频信号采集到SDRAM中缓存,并获取相应的控制信号。

  (2)VGA控制模块:将已经处理好的数字视频信号输出到ADV7123,之后进入VGA显示器进行显示,并生成VGA控制信号和坐标信号。

  (3)展开算法模块:利用VGA控制模块产生的坐标信号对极坐标数字视频信号进行展开操作,生成矩形视频信号。

  系统模块设计

  根据系统框图,本系统可分为以下几个主要模块:视频采集模块、展开算法模块和VGA控制模块。系统时钟为ADV7180产生的27MHz像素时钟,保证了采集与处理的同步进行。

  视频采集模块

  视频采集模块接收由ADV7180芯片串行输出的格式为ITU-R BT.656、分辨率为720×525的数字视频信号,并提取信号中有效像素信息,同时将其转换为分辨率为640×480的数字视频信号,存入SDRAM中,之后,再提取缓存中数据转换为适合VGA显示的RGB信号传输到后续模块。

  ITU-R BT.656解码器

  ITU-R BT.656协议以27MHz速率复用传送数字视频数据,其顺序是:Cb,Y,Cr,Y,Cb,Y,Cr,⋯⋯ 其中,Cb,Y,Cr 这三个字指的是同一个像素的亮度和色差信号,之后的Y 对应于下一个像素的亮度。Y、Cb、Cr在传输中数据量的比为Y:Cb:Cr=4:2:2。另外,信号同时包括相应的场、行信号。ITU-R BT.656解码器的目的是将ADV7180芯片产生的ITU-R BT.656协议数据流中的8位像素信息提取出来,并根据协议中的控制信号生成相应的行列扫描信号与像素有效信号。在提取像素信息的同时,将数据存储顺序变换为:Y,Cb,Y,Cr,Y,Cb,Y,Cr⋯⋯。在存入SDRAM时,偶数地址存储{Y,Cb},奇数地址存储{Y,Cr}。

  SDRAM控制器

  SDRAM控制器采集ITU-R BT.656解码器输出的像素信号,将其存入DE2-70开发板上的IS42S16160B SDRAM中。系统将其设计为一个四端口控制器,包括两个读口和两个写口,并且使用108MHz时钟驱动SDRAM控制器和SDRAM芯片,保证在分频之后,每一个读写端口的频率为27MHz,与像素时钟同步。

fpga相关文章:fpga是什么


色差仪相关文章:色差仪原理

上一页 1 2 3 下一页

关键词: FPGA 全景摄像机

评论

技术专区

关闭