- 摘要：● 新思科技3DIC Compiler集成了3Dblox 2.0标准，可用于异构集成和完整的“从架构探索到签核”完整解决方案。● 新思科技 UCIe PHY IP在台积公司N3E工艺上实现了首次通过硅片的成功（first-pass silicon success），可提供低延迟、低功耗和高带宽的芯片间连接。● UCIe PHY IP与3DIC Compiler的结合将有效优化多裸晶系统设计，能够以更低的集成风险实现更高的结果质量
- 关键字：
新思科技 台积 多裸晶系统 N3E工艺 签核 UCIe IP
- 在移动计算时代，片上系统（SoC）的设计已经变得更为复杂，因为在设计过程中面临着诸多挑战，如需遵循针对高级流程节...
- 关键字：
电源完整性 签核
签核介绍
您好，目前还没有人创建词条签核!
欢迎您创建该词条，阐述对签核的理解，并与今后在此搜索签核的朋友们分享。
创建词条
关于我们 -
广告服务 -
企业会员服务 -
网站地图 -
联系我们 -
征稿 -
友情链接 -
手机EEPW
Copyright ©2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《电子产品世界》杂志社 版权所有 北京东晓国际技术信息咨询有限公司
京ICP备12027778号-2 北京市公安局备案：1101082052 京公网安备11010802012473
