并行机制 文章 进入并行机制技术社区

惠瑞捷增加并行机制以缩减存储器测试开发时间

• 　　惠瑞捷半导体科技宣布将可编程接口矩阵应用于Verigy V5000e 工程工作站，以帮助存储器制造商在应用V5000e进行工程，测试开发和调试时获得并行测试能力。凭借该矩阵，V5000e 可以并行测试12颗芯片（DUT），减少产线上的操作人员的时间，同时大幅度提高了总产能。此矩阵还将V5000e的引脚数量从128提高到768个测试器资源引脚，从而能够测量具有更高引脚数量的多种类型存储器芯片，包括NOR、NAND、DRAM、SRAM以及 MCP。 　　由于产品寿命
• 关键字： 并行机制  测量  测试  存储器测试  单片机  惠瑞捷  开发时间  嵌入式系统  存储器