首页  资讯  商机   下载  拆解   高校  招聘   杂志  会展  EETV  百科   问答  电路图  工程师手册   Datasheet  100例   活动中心  E周刊阅读   样片申请
EEPW首页 >> 主题列表 >> usb ip

usb ip 文章 进入usb ip技术社区

Diodes公司推出USB Sink控制器为电池供电装置提供多功能PD EPR解决方案

  • Diodes 公司 (Diodes)近日推出两款 USB Type-C® Power Delivery (PD) 3.1 扩展功率范围 (EPR) Sink 控制器。这两款控制器可以嵌入电池供电装置和使用 USB Type-C 接口供电的设备中,包括路由器、无线扬声器、移动电源和电动工具。AP33771C 和 AP33772S 器件可以帮助产品设计人员从专有充电端口、旧版 USB 端口和圆形插孔转换到标准化的 USB PD 端口,同时让他们能够开发更小的产品应用,使用更少的元器件实现更快速充电。AP337
  • 关键字: Diodes  USB Sink控制器  电池供电  PD EPR  

大联大世平集团推出基于onsemi产品的240W USB PD充电器方案

  • 近日,致力于亚太地区市场的国际领先半导体元器件分销商---大联大控股宣布,其旗下世平推出基于安森美(onsemi)NCP1680和NCP1345等芯片的240W USB PD充电器方案。图示1-大联大世平基于onsemi产品的240W USB PD充电器方案的展示板图USB PD3.1协议的推出是快充领域的一项重大创新,其突破性地引入扩展功率范围(EPR),新增28V、36V、48V三个电压等级,并分别对应5A电流,将最大输出功率提升至240W,这一升级预示着快充技术将不再仅局限于传统手机、电脑等消费电子
  • 关键字: 大联大世平  onsemi  USB PD充电器  

智权半导体/SmartDV力助高速发展的中国RISC-V CPU IP厂商走上高质量发展之道

  • 进入2024年,全球RISC-V社群在技术和应用两个方向上都在加快发展,中国国内的RISC-V CPU IP提供商也在内核性能和应用扩展方面取得突破。从几周前在杭州举行的2024年RISC-V中国峰会以及其他行业活动和厂商活动中,可以清楚地看到这一趋势。作为全球领先的IP供应商,SmartDV也从其中国的客户和志趣相投的RISC-V CPU IP供应商那里获得了一些建议和垂询,希望和我们建立伙伴关系携手在AI时代共同推动芯片产业继续高速发展。SmartDV也看到了这一新的浪潮。上一次在行业庆祝RISC-V
  • 关键字: 智权  SmartDV  RISC-V  CPU IP  

聊聊USB

  • 在人类的历史长河中,很少有一种技术或者传输标准能像USB那样跟我们的生活息息相关,甚至到了没有不行的地步。USB对于今天的人们来说,就好像是空气,是水,是我们每天必需但是又熟视无睹的东西,没有多少人知道它从哪来,也没多少人关心它要往哪去,对于大多数人来说,它平凡得不能再平凡了。但是,在我们“电子攻城狮”的眼里,它太有趣了,它是目前使用率最高的接口,它是我们身边林林总总电子设备之间的高速公路。因此我们必须关注它,如果有必要,我们还不得不去了解如何才能实现它。作为一个USB开发者(电子爱好者),接下来我会为大
  • 关键字: USB  接口  

引领充电新风尚:瑞萨以低成本实现100W/140W电源适配器方案

  • 如今,移动设备已经成为人们日常生活和工作中不可或缺的存在。然而,随着设备种类和功能不断扩展,其充电需求也变得日益复杂化和多样化。在这种背景下,为突破传统充电器在功率输出、兼容性和便携性等方面的挑战,USB-C和USB PD技术应运而生,它凭借出色的充电效率与小巧轻薄的外形,革新了电子设备的充电体验。基于USB-C接口和USB PD技术,瑞萨推出100W/140W电源适配器方案。该方案实现了低成本的单端口和双端口USB-C和USB PD 3.1电源适配器设计,具有5-20V/5A 100W双输出或5-28V
  • 关键字: USB  PD  电源适配器  

将ASIC IP核移植到FPGA上——如何确保性能与时序以完成充满挑战的任务!

  • 本系列文章从数字芯片设计项目技术总监的角度出发,介绍了如何将芯片的产品定义与设计和验证规划进行结合,详细讲述了在FPGA上使用IP核来开发ASIC原型项目时,必须认真考虑的一些问题。文章从介绍使用预先定制功能即IP核的必要性开始,通过阐述开发ASIC原型设计时需要考虑到的IP核相关因素,用八个重要主题详细分享了利用ASIC IP来在FPGA上开发原型验证系统设计时需要考量的因素。在上篇文章中,我们分享了第二到第四主题,介绍了使用FPGA进行原型设计时需要立即想到哪些基本概念、在将专为ASIC技术而设计的I
  • 关键字: ASIC IP  FPGA  SmartDV  

Pulsiv发布了效率超高的65W USB-C设计,可将温度降低30%,采用集成半有源桥,效率高达96%

  • 位于英国剑桥的电力电子技术创新企业Pulsiv Limited宣布推出效率超高*的65W USB-C GaN优化参考设计,该设计旨在解决电源中的复杂热性能挑战。这一备受期待的突破性开发成果将提供其他设计中所未有的独特功能和优势组合,必将彻底改变USB-C快速充电领域。 PSV-RDAD-65USB参考设计将Pulsiv OSMIUM技术与行业标准的准谐振反激变换器和高度优化、超紧凑的磁性组件相结合。它能大幅降低工作温度、尽量减小损耗并缩小尺寸,引领了一系列突破功率转换现有边界的设计,旨在打造一个可持续的U
  • 关键字: Pulsiv  USB-C  半有源桥  

新思科技推出业内首款获得ISO/SAE 21434网络安全合规认证的IP产品,加速汽车安全领域发展

  • 摘要:●   新思科技ARC HS4xFS处理器IP和新思科技IP开发流程均通过独立审计机构SGS-TṺV Saar的ISO/SAE 21434认证。●   获得ISO/SAE 21434认证可应对不断变化的网络安全威胁,有助于在整个生命周期内为汽车系统提供长期的安全性与可靠性。●   经过安全风险分析(SRA)认证的新思科技ARC HS4xFS处理器IP助力开发者能够以安全的方式将IP集成到系统中,从而满足ISO/SAE 21434要求。●&n
  • 关键字: 新思科技  ISO/SAE 21434  网络安全合规认证  IP  汽车安全  

USB接口的EMC设计

  • 在提到干扰对USB的影响时,差分数据传输与简单的同轴电缆相比具有很大的优势。在感性干扰效应(磁场)情况下,导线的绞合可以弥补干扰效应。●USB控制器的输入/输出不是完全对称的,因此USB信号显示出共模干扰。●Layout与HF/EMC不兼容,寄生电容和缺少波阻匹配会产生共模干扰。●电路设计(USB滤波器)不充分,滤波器影响信号质量,和/或插损太低。●接口设计(插座,外壳)不充分。不良的接地会减小电缆的屏蔽衰耗。滤波器具有不良的接地参考。●USB电缆不对称、屏蔽不良以及没有足够好的接地。这种电缆会劣化信号质
  • 关键字: EMC  静电测试  USB  

将ASIC IP核移植到FPGA上——更新概念并推动改变以完成充满挑战的任务!

  • 本系列文章从数字芯片设计项目技术总监的角度出发,介绍了如何将芯片的产品定义与设计和验证规划进行结合,详细讲述了在FPGA上使用IP核来开发ASIC原型项目时,必须认真考虑的一些问题。文章从介绍使用预先定制功能即IP核的必要性开始,通过阐述开发ASIC原型设计时需要考虑到的IP核相关因素,用八个重要主题详细分享了利用ASIC所用IP来在FPGA上开发原型验证系统设计时需要考量的因素。在上篇文章中,我们介绍了将ASIC IP移植到FPGA原型平台上的必要性,并对原型设计中各种考量因素进行了总体概述,分析开发A
  • 关键字: ASIC IP  FPGA  SmartDV  

好玩的项目|使用微控制器 PIC16F1459 构建 DIP 开关 USB U盘

  • 今天给大家分享我在github上看到的一个有意思的项目:使用微控制器 PIC16F1459 构建 DIP 开关 USB U盘。(附带电路原理图,PCB布局设计,原始应用程序。)主要是用拨片开关来进行配置设备,只需要拨动红色开关就可以轻松配置文件。不需要编辑 XML 和 JSON 文件来存储硬件或软件的配置设置。这个项目分享给大家,步骤讲解得很详细,如果感兴趣的可以动手试试。先放上成品图。DIP 开关插电脑上图DIP 开关 U 盘的后视图和前视图(颜值还挺高的)一、元件选择作者总共设计制作了两种不同版本的D
  • 关键字: MCU  PIC16F1459  USB U盘  

大联大友尚集团推出基于ST产品的140W USB PD3.1快充方案

  • 致力于亚太地区市场的国际领先半导体元器件分销商—大联大控股近日宣布,其旗下友尚推出基于意法半导体(ST)ST-ONEHP器件的140W USB PD3.1快充方案。图示1—大联大友尚基于ST产品的140W USB PD3.1快充方案的展示板图近年来,快充行业不断经历创新升级,每一次技术的跃进都为充电的效率与安全性带来革命性变革。特别是USB PD3.1快充标准的引入,更是为该行业的发展树立了新的里程碑。该标准不仅将最大充电功率提升至240W,同时新增多组固定和可调输出电压档位,可为各种电子设备提供更加灵活
  • 关键字: 友尚集团  ST  140W USB PD3.1  快充方案  

灿芯半导体发布通用高性能小数分频锁相环IP及相关解决方案

  • 一站式定制芯片及IP供应商——灿芯半导体(上海)股份有限公司近日宣布成功研发出一款通用高性能小数分频锁相环(fractional-N PLL) IP,支持24bits高精度小数分频,最高输出频率4.5Ghz,另外还支持扩频时钟(SSC)功能,可以为客户提供多功能的小数分频 PLL解决方案。PLL电路一般用于产生输出频率,输出频率值与PLL的参考输入频率呈倍数关系。小数分频PLL通过频率乘法比例的小数值,实现更精确的输出频率控制,从而提供更高精度和准确度的输出频率。SSC发生器是在一定频率范围内调制时钟信号
  • 关键字: 灿芯半导体  小数分频  锁相环  IP  

IC设计倚重IP、ASIC趋势成形

  • 半导体制程进入2奈米,撷发科技董事长杨健盟指出,IC设计难度陡增,未来硅智财、ASIC角色将更加吃重,协助IC设计以SoC方式因应AI新世代。杨健盟分析,过往IDM分拆晶圆代工之典范,将在IC设计上发生,AI时代IC设计大者恒大趋势成形。 撷发科技已获国际芯片大厂AI芯片外包订单,杨健盟认为,现在芯片晶体管动辄百亿个,考验IC设计业者研发量能。大量采用基础、接口IP使研发能力更能专注前段设计,海外大厂甚至将后段交由ASIC业者,未来倚重IP、ASIC趋势只会更加明显。中国台湾半导体产业链在逻辑先进制程、先
  • 关键字: IC设计  IP  ASIC  

半导体知识产权市场规模将增长27.1亿美元

  • 根据Technavio的报告,全球半导体知识产权(IP)市场规模预计将在2024年至2028年间增长27.1亿美元。预计在预测期内,市场的复合年增长率(CAGR)将超过7.47%。复杂芯片设计和多核技术的使用推动了市场的增长,同时纳米光子集成电路(ICs)的出现也是一大趋势。然而,半导体IP的重复使用构成了一项挑战。主要市场参与者包括Achronix Semiconductor Corp.、Advanced Micro Devices Inc.、Alphawave IP Group plc、Arm Ltd
  • 关键字: 半导体知识产权  IP  
共2505条 3/167 « 1 2 3 4 5 6 7 8 9 10 » ›|

usb ip介绍

您好,目前还没有人创建词条usb ip!
欢迎您创建该词条,阐述对usb ip的理解,并与今后在此搜索usb ip的朋友们分享。    创建词条

热门主题

树莓派    linux   
关于我们 - 广告服务 - 企业会员服务 - 网站地图 - 联系我们 - 征稿 - 友情链接 - 手机EEPW
Copyright ©2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《电子产品世界》杂志社 版权所有 北京东晓国际技术信息咨询有限公司
备案 京ICP备12027778号-2 北京市公安局备案:1101082052    京公网安备11010802012473