log-add算法单元 文章 进入log-add算法单元技术社区
多项式拟合在log-add算法单元中的应用及其FPGA实现
- 综合考虑面积和速度等因素，采用一次多项式拟合实现了简单快速的log-add算法单元。实验结果表明，在相同的精度要求下，其FPGA实现资源占用合理，硬件开销好于其他次数的多项式拟合实现方案。
- 关键字： log-add算法单元 多项式拟合 FPGA
| 共3条 1/1 1 |
log-add算法单元介绍
您好，目前还没有人创建词条log-add算法单元!
欢迎您创建该词条，阐述对log-add算法单元的理解，并与今后在此搜索log-add算法单元的朋友们分享。 创建词条
欢迎您创建该词条，阐述对log-add算法单元的理解，并与今后在此搜索log-add算法单元的朋友们分享。 创建词条
log-add算法单元电路
log-add算法单元相关帖子
log-add算法单元资料下载
京ICP备12027778号-2 北京市公安局备案：1101082052 京公网安备11010802012473