首页  资讯  商机   下载  拆解   高校  招聘   杂志  会展  EETV  百科   问答  电路图  工程师手册   Datasheet  100例   活动中心  E周刊阅读   样片申请
EEPW首页 >> 主题列表 >> fpga-to-asic

fpga-to-asic 文章 进入fpga-to-asic技术社区

基于FPGA的高速数字锁相环的设计与实现

  • 摘    要:本文提出了一种利用边沿触发鉴相缩短锁相环捕获时间的方案,并详细介绍了该方案基于FPGA的实现方法。通过对所设计的锁相环进行计算机仿真和硬件测试,表明该方案确实可以提高锁相环的捕获性能。关键词:数字锁相环(DPLL);捕获时间;FPGA;VHDL引言捕获时间是锁相环的一个重要参数,指的是锁相环从起始状态到达锁定状态所需时间。在一些系统中,如跳频通信系统,由于系统工作频率不断地发生快速变化(每秒几百次到几千次,甚至高达上万次),要求锁相环能够对信号相位快速捕获。因此
  • 关键字: FPGA  VHDL  捕获时间  数字锁相环(DPLL)  

集系统级FPGA芯片XCV50E的结构与开发

  • VirtexE系列是XILINX公司生产的新型FPGA芯片,可用来进行数十万逻辑门级的系统设计和百兆赫兹级的高速电路设计。
  • 关键字: FPGA  50E  XCV  50    

基于FPGA的光栅尺信号智能接口模块

  • 介绍了一种基于ALTERA公司大规模可编程逻辑器件EPF10K10的多功能光栅尺处理品电路。叙述了该电路的主要电路――四倍频细分、辨向电路、计数电路、接口处理电路的设计原理,风时给出了详细的电路和仿真波形。
  • 关键字: FPGA  光栅  信号  模块    

基于FPGA的同步测周期高精度数字频率计的设计

  • 摘    要:本文介绍了一种同步测周期计数器的设计,并基于该计数器设计了一个高精度的数字频率计。文中给出了计数器的VHDL编码,并对频率计的FPGA实现进行了仿真验证,给出了测试结果。关键词:频率计;VHDL;FPGA;周期测量 在现代数字电路设计中,采用FPGA结合硬件描述语言VHDL可以设计出各种复杂的时序和逻辑电路,具有设计灵活、可编程、高性能等优点。本文将介绍一种基于FPGA,采用同步测周期的方法来实现宽频段高精度数字频率计的设计。 图1 同步测周期计数器
  • 关键字: FPGA  VHDL  频率计  周期测量  

软体当家的硬体设计走向

  • 在过去,想获得更隹的嵌入式产品功能,设计者想到的不二法门往往是采用更新一代的晶片制程技术,要不然,这样的硬体设计取向至少能提供更小的尺寸,或更低的成本,而维持一定的功能水准
  • 关键字: 嵌入式  FPGA  DSP  

Cypress推出小体积高集成度PSoCTM器件

  • 赛普拉斯半导体公司的子公司——赛普拉斯微系统公司 (Cypress MicroSystems) 近日宣布:其体积最小、集成度最高的可编程系统级芯片 (PSoCTM) 混合信号阵列已进入批量生产销售阶段。除了4个可配置模拟部件和4个可配置数字部件之外,CY8C21x34器件还提供了用于程序存储器的8K字节快闪存储器和用于数据存储的512字节SRAM,从而使其成为对成本敏感的消费类和工业控制应用(比如触摸感应控制屏、安全传感器和控制、智能型温度、压力和流量传感器、大型传感器阵列、风扇控制器和电池充电器等)的理
  • 关键字: Cypress  SoC  ASIC  

Cyclone II FPGA满足低成本大批量应用需求

  • 2004年8月A版   Altera公司推出新款Cyclone II系列FPGA器件。Cyclone II FPGA的成本比第一代Cyclone器件低30%,逻辑容量大了三倍多,可满足低成本大批量应用需求。 市场驱动力   随着低复杂度FPGA器件成本的不断下降,具有灵活性和及时面市优势的FPGA与 ASIC相比更有竞争性,在数字消费市场上的应用也急剧增加。第一代Cyclone系列迄今发售了3百多万片,在全球拥有3,000多位客户,对大批量低成本数字消费市场有着巨大的影响,该市场消纳了三分之一的器件
  • 关键字: FPGA  嵌入式  

基于FPGA的HDLC转E1传输控制器的实现

  • 摘    要:本文介绍了一种用FPGA实现的HDLC转E1的协议控制器,能实现将速率为N
  • 关键字: E1  FPGA  HDLC  帧结构  

开放核协议—IP核在SoC设计中的接口技术

  • 摘    要:本文介绍了IP核的概念及其在SoC设计中的应用,讨论了为提高IP核的复用能力而采用的IP核与系统的接口技术。 关键词:SoC;IP核;OCP引言随着半导体技术的发展,深亚微米工艺加工技术允许开发上百万门级的单芯片,已能够将系统级设计集成到单个芯片中即实现片上系统SoC。IP核的复用是SoC设计的关键,但困难在于缺乏IP核与系统的接口标准,因此,开发统一的IP核接口标准对提高IP核的复用意义重大。本文简单介绍IP核概念,然后从接口标准的角度讨论在SoC设计中提高I
  • 关键字: IP核  OCP  SoC  SoC  ASIC  

嵌入式系统中FPGA的被动串行配置方式

  • 嵌入式系统中FPGA的被动串行配置方式,介绍一种在嵌放式系统中使用微处理器被动串行配置方式实现对FPGA配置的方案,将系统程序及配置文件存在系统Flash中,利用微处理器的I/O口产生配置时序,省去配置器件;讨论FPGA的各种配置方式及各种配置文件的使用。
  • 关键字: 配置  方式  串行  被动  系统  FPGA  嵌入式  

数字频率合成器的FPGA实现

  • 介绍了DDFS的原理和Altera公司的FPGA器件ACEX 1K的主要特点,给出了用ACEX 1K系列器件EP1K10TC144-1实现数字频率合成器的工作原理、设计思路、电路结构和仿真结果。
  • 关键字: FPGA  数字频率合成器    

基于MicroBlaze软核的FPGA片上系统设计

  • 分析软处理器MicroBlaze的体系结构,给出MicroBlaze内核在软件无线电系统中的应用,实现SOPC(可编程系统芯片)。
  • 关键字: MicroBlaze  FPGA  软核  片上系统    

Stratix II FPGA:成功的90nm开发和推出案例研究

  • Stratix II FPGA:成功的90nm开发和推出案例研究
  • 关键字: Stratix  FPGA  II  90    

用FPGA实现1553B总线接口中的曼码编解码器

基于FPGA的高频时钟的分频和分配设计

  • 介绍了为PET(正电子发射断层扫描仪)的前端电子学模块提供时间基准而设计的一种新型高频时钟扇出电路。
  • 关键字: FPGA  高频时钟  分频  分配    
共6793条 448/453 |‹ « 444 445 446 447 448 449 450 451 452 453 »

fpga-to-asic介绍

您好,目前还没有人创建词条fpga-to-asic!
欢迎您创建该词条,阐述对fpga-to-asic的理解,并与今后在此搜索fpga-to-asic的朋友们分享。    创建词条

热门主题

FPGA-to-ASIC    树莓派    linux   
关于我们 - 广告服务 - 企业会员服务 - 网站地图 - 联系我们 - 征稿 - 友情链接 - 手机EEPW
Copyright ©2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《电子产品世界》杂志社 版权所有 北京东晓国际技术信息咨询有限公司
备案 京ICP备12027778号-2 北京市公安局备案:1101082052    京公网安备11010802012473