- 摘 要：本文提出了一种用FPGA实现神经元自适应PID控制器的方案，采用modelsim 5.6d进行仿真验证并在Synplify Pro 7.1平台上进行综合，结果表明该方案具有运算速度快、精度高和易于实现的特点。关键词：神经元；PID；FPGA；BP神经网络引言迄今为止，PID控制器因其具有结构简单、容易实现等特点，仍是实际工业过程中广泛采用的一种比较有效的控制方法。但当被控对象存在非线性和时变特性时，传统的PID 控制器往往难以获得满意的控制效果。神经网络以其强大
- 关键字：
BP神经网络 FPGA PID 神经元
- 摘 要：本文介绍基于FPGA、用VHDL语言编程实现矢量脱靶量测量专用信号处理器的方法。有效利用FPGA片内硬件资源，无需外围电路，高度集成，实现了对复数数据进行去直流、加窗、512点FFT和求模平方运算。 关键词：512点FFT；FPGA；蝶形运算
前言矢量脱靶量测量系统中，信号处理电路模块的主要任务是完成目标检测、数据存储以及给其它单元控制信号。系统所进行的目标检测需要计算信号的功率谱，所以先要对采集到的多通道(8路)数据按512点为一帧，作FFT处理，得到其频谱。为了监测接收机工作状态，需要在频域
- 关键字：
512点FFT FPGA 蝶形运算
- 摘 要：本文设计实现了一种基于FPGA的直接序列扩频基带处理器，并阐述了其基本原理和设计方案。关键词：扩频；FPGA；数字匹配滤波器；基带处理器引言扩频通信技术具有抗干扰、抗多径、保密性好、不易截获以及可实现码分多址等许多优点，已成为无线通信物理层的主要通信手段。本文设计开发了一种基于直接序列扩频技术(DS-SS)的基带处理器。直接序列扩频通信直接序列扩频通信系统原理框图如图1所示。该处理器由FPGA芯片，完成图1中两虚线框所示的基带信号处理部分。扩频方式为11位bar
- 关键字：
FPGA 基带处理器 扩频 数字匹配滤波器
- 摘 要：本文根据FPGA器件的特点，介绍了应用FPGA设计某通信设备中PCM码流处理模块的一种方案。并就设计中遇到的问题进行了分析。关键词：FPGA；RAM引言由于FPGA器件可实现所有数字电路功能 ，具有结构灵活、设计周期短、硬件密度高和性能好等优点，在高速信号处理领域显示出愈来愈重要的作用。本文研究了基于FPGA技术对PCM码流进行处理的实现方法。变换后的数据写入RAM，与DSP配合可完成复杂的信号处理功能。设计方案某新型通信设备中，在完成调度功能的板子上，需要进行
- 关键字：
FPGA RAM 存储器
- 摘 要：本文重点介绍基于DSP和FPGA、采用中频数字化方法，以及QPSK扩频调制技术来实现图像的无线传输。对扩频通信系统的同步问题提出了一种实现方法，并给出了部分实验结果。关键词：图像传输；扩频通信；同步；FPGA；DSP
视频通信是目前计算机和通信领域的一个热点。而无线扩频与有线相比,有其固有的优越性，如联网方便、费用低廉等。所以开发无线扩频实时图像传输系统有很高的实用价值。
系统设计在短距离通信中，通常可以在收发端加入奇偶校验、累加和校验等出错重发的防噪声措施
- 关键字：
DSP FPGA 扩频通信 同步 图像传输
- 摘 要：本文介绍了多相阵列FFT在星上多载波数字化分路中的应用，并针对星上处理的实时高速处理要求，提出了一种FFT的实现方案，并用一片FPGA芯片验证了其正确性和可行性。关键词：FFT；FPGA；频分分路
多载波信号的数字化分路是卫星通信星上处理技术的关键技术之一，数字化分路技术主要有并行滤波器组分路、树形滤波器组分路和多相阵列FFT分路三种。在通道数较多时，多相阵列FFT有效地使用了抽取技术，且FFT算法具有很高的计算效率，本文所讨论的就是该方法中FFT的实现。
- 关键字：
FFT FPGA 频分分路
- 摘 要：本文介绍了可编程定时器/计数器8253的基本功能，以及一种用VHDL语言设计可编程定时器/计数器8253的方法，详述了其原理和设计思想，并利用Altera公司的FPGA器件ACEX 1K予以实现。关键词：FPGA；IP；VHDL
引言在工程上及控制系统中，常常要求有一些实时时钟，以实现定时或延时控制，如定时中断，定时检测，定时扫描等，还要求有计数器能对外部事件计数。要实现定时或延时控制，有三种主要方法：软件定时、不可编程的硬件定时、可编程的硬件定时器。其中可编
- 关键字：
FPGA IP VHDL
- 摘 要：本文提出了一种LED点阵屏实现256级灰度显示的新方法。详细分析了其工作原理。并依据其原理，设计出了基于FPGA 的控制电路。关键词：256级灰度；LED点阵屏；FPGA；电路设计
引言256级灰度LED点阵屏在很多领域越来越显示出其广阔的应用前景，本文提出一种新的控制方式，即逐位分时控制方式。随着大规模可编程逻辑器件的出现，由纯硬件完成的高速、复杂控制成为可能。
逐位分时点亮工作原理所谓逐位分时点亮，即从一个字节数据中依次提取出一位数据，分8次点亮对应的像
- 关键字：
256级灰度 FPGA LED点阵屏 电路设计 发光二极管 LED
- 摘 要：本文提出了一种高效的复信号处理芯片的设计方法。本芯片是某雷达信号处理机的一部分，接收3组ADC的输出复数据，依次完成去直流、加窗、512点FFT、求功率谱和累加3组信号的功率谱等功能。在这5种功能中，加窗、512点FFT和求功率谱复用一个蝶形单元。本芯片由单片FPGA实现，计算精度高、速度较快，满足雷达系统的实时处理要求。关键词： FFT；蝶形单元；块浮点；功率谱； FPGA
引言复信号处理芯片是某雷达系统的一部分。雷达系统的实时处理特点要求芯片运
- 关键字：
FFT FPGA 蝶形单元 功率谱 块浮点
- 微电子学的发展彻底改变了计算机的设计：集成电路技术增加了能够安装到单个芯片中的元器件数目及其复杂度。因此，采用这种技术可以构建低成本、专用的外围器件，从而迅速地解决复杂的问题。
- 关键字：
FPGA 脉动 阵列
- 摘 要：本文介绍了高速ADC AD9430的功能，详细说明了使用高速FPGA来控制AD9430构成高速(140MSPS)、高精度(12位)数据采集系统的设计方法，并给出了具体实现的系统框图和测试结果。关键词：数据采集；FPGA；AD9430引言结合实际任务的要求，本文提出了一种基于AD9430的高速数据采集系统，主要用于采集雷达回波。在这个系统中，选用高速逻辑器件控制A/D转换和FIFO存储，同时通过FPDP(Front Panel Data Port)总线将采集的数据发送出去。由
- 关键字：
AD9430 FPGA 数据采集
- 摘 要：本文在分析了非对称同步FIFO的结构特点及其设计难点的基础上，采用VHDL描述语言，并结合FPGA，实现了一种非对称同步FIFO的设计。关键词：非对称同步FIFO；VHDL；FPGA；DLL；BlockRAM引言FIFO是一种常用于数据缓存的电路器件，可应用于包括高速数据采集、多处理器接口和通信中的高速缓冲等各种领域。然而在某些应用，例如在某数据采集和处理系统中，需要通过同步FIFO来连接8位A/D和16位数据总线的MCU，但是由于目前同步FIFO器件的输入与输
- 关键字：
BlockRAM DLL FPGA VHDL 非对称同步FIFO 存储器
- 摘 要：本文提出了一种利用边沿触发鉴相缩短锁相环捕获时间的方案，并详细介绍了该方案基于FPGA的实现方法。通过对所设计的锁相环进行计算机仿真和硬件测试，表明该方案确实可以提高锁相环的捕获性能。关键词：数字锁相环(DPLL)；捕获时间；FPGA；VHDL引言捕获时间是锁相环的一个重要参数，指的是锁相环从起始状态到达锁定状态所需时间。在一些系统中，如跳频通信系统，由于系统工作频率不断地发生快速变化(每秒几百次到几千次，甚至高达上万次)，要求锁相环能够对信号相位快速捕获。因此
- 关键字：
FPGA VHDL 捕获时间 数字锁相环(DPLL)
- VirtexE系列是XILINX公司生产的新型FPGA芯片，可用来进行数十万逻辑门级的系统设计和百兆赫兹级的高速电路设计。
- 关键字：
FPGA 50E XCV 50
- 介绍了一种基于ALTERA公司大规模可编程逻辑器件EPF10K10的多功能光栅尺处理品电路。叙述了该电路的主要电路――四倍频细分、辨向电路、计数电路、接口处理电路的设计原理，风时给出了详细的电路和仿真波形。
- 关键字：
FPGA 光栅 信号 模块
fpga-nios介绍
您好，目前还没有人创建词条fpga-nios!
欢迎您创建该词条，阐述对fpga-nios的理解，并与今后在此搜索fpga-nios的朋友们分享。
创建词条
关于我们 -
广告服务 -
企业会员服务 -
网站地图 -
联系我们 -
征稿 -
友情链接 -
手机EEPW
Copyright ©2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《电子产品世界》杂志社 版权所有 北京东晓国际技术信息咨询有限公司
京ICP备12027778号-2 北京市公安局备案：1101082052 京公网安备11010802012473
