首页  资讯  商机   下载  拆解   高校  招聘   杂志  会展  EETV  百科   问答  电路图  工程师手册   Datasheet  100例   活动中心  E周刊阅读   样片申请
EEPW首页 >> 主题列表 >> dsp+fpga

dsp+fpga 文章 进入dsp+fpga技术社区

3G手机语音识别应用中DSP的选择策略

基于FPGA的MIII总线与RS422通信协议转换板的设计

G.723.1算法在DSP上的优化

FPGA设计工具浅谈

FPGA硬件电路的调试

基于DSP 的特定消谐脉宽调制波的实现

  • 基于DSP 的特定消谐脉宽调制波的实现,摘要:特定谐波消除是一种以消除某些特定谐波为目的的优化脉宽调制方法。与其它脉宽调制技术相比,具有消谐性好,输出波形质量高,电力电子器件开关频率低,开关损耗小,电压利用率高等特点。本文主要讨论利用DSP 芯片
  • 关键字: 实现  调制  特定  DSP  基于  

基于TMS320LF2407A和AT89S52三相异步电机双闭环调速控制系统设计

  • 摘要:针对某装备中三相交流异步电机调速的要求,以TMS320LF2407A和AT89S52为核心采用磁场定向控制策略设计了一电流、转速双闭环调速控制系统,给出了硬件原理框图、关键器件、设计思想和程序流程图。实验结果表明,
  • 关键字: DSP  控制  电路  

基于DSP的车辆状态视频检测系统

  • 基于DSP的车辆状态视频检测系统,摘要:论述了视频检测在智能交通领域的应用,分析了目前交通信号机系统存在的不足。提出了以TMS320F2812为核心的视频图像运动目标检测方案,并进行了方案的同步信号分离电路、系统总体结构设计,以及信号采样和数据处
  • 关键字: DSP  视频  数据  

TMS320C641X系列DSP引导方法研究

  • TMS320C641X系列DSP引导方法研究, 摘要:在进行DSP产品化设计时,BootLoader是一项关键技术。为了更好地解决数字信号处理器应用程序的加载问题,以TI公司641X系列DSP为例,详细论述了DSP的两种引导方法:ROM引导和主机HPI引导,包括二次代码编写、存
  • 关键字: DSP  

FIR滤波器的FPGA实现方法

  • 为了给实际应用中选择合适FIR滤波器的FPGA实现结构提供参考,首先从FIR数字滤波器的基本原理出发,分析了FIR滤波器的结构特点,然后分别介绍了基于FPGA的FIR滤波器的串行、并行、转置型、FFT型和分布式结构型的实现方法,对于各种实现的结构做了分析、比较以及优化处理,特别是对基于FFT的FIR滤波器与传统卷积结构进行了精确的数值计算比较,最后得出满足于低阶或高阶的各种FIR滤波器实现结构的适用范围及其优缺点,并针对实际工程应用提出了下一步需解决的问题。
  • 关键字: FPGA  FIR  滤波器  实现方法    

基于FPGA的24×24位低功耗乘法器的设计

  • 通过对现有编码算法的改进,提出一种新的编码算法,它降低功耗的方法是通过减少部分积的数量来实现的。因为乘法器的运算主要是部分积的相加,因此,减少部分积的数量可以降低乘法器中加法器的数量,从而实现功耗的减低。在部分积的累加过程中.又对用到的传统全加器和半加器进行了必要的改进,避免了CMOS输入信号不必要的翻转,从而降低了乘法器的动态功耗。通过在Altera公司的FPGA芯片EP2CTOF896C中进行功耗测试,给出了测试结果,并与现有的两种编码算法进行了比较。功耗分别降低3.5%和8.4%。
  • 关键字: FPGA  24位  低功耗  乘法器    

CEVA DSP的内核蜂窝基带处理器出货量超越高通

先进的调制和RF传输从实验室走向现实应用

  • 在近日举行的IEEE射频无线会议上,众多发言人纷纷表示:先进的调制和RF传输机制正在迅速走出实验室,进入现实问题...
  • 关键字: RF  射频  调制  UWB  Wi-Fi  WiMAX  WLAN  DSP  混频器  

基于FPGA的多时钟片上网络设计

  • 本文介绍了一个基于FPGA 的高效率多时钟的虚拟直通路由器,通过优化中央仲裁器和交叉点矩阵,以争取较小面积和更高的性能。同时,扩展路由器运作在独立频率的多时钟NoC 架构中,并在一个3×3Mesh 的架构下实验,分析其性能特点,比较得出多时钟片上网络具有更高的性能。
  • 关键字: FPGA  多时钟  片上网络    

基于DSP Builder数字信号处理器的FPGA设计

  • 针对使用硬件描述语言进行设计存在的问题,提出一种基于FPGA并采用DSP BuildIer作为设计工具的数字信号处理器设计方法。并按照Matlab/Simulink/DSP Builder/QuartusⅡ设计流程,设计了一个12阶FIR低通数字滤波器,通过Quaxtus时序仿真及嵌入式逻辑分析仪signalTapⅡ硬件测试对设计进行了验证。结果表明,所设计的FIR滤波器功能正确,性能良好。
  • 关键字: Builder  FPGA  DSP  数字信号处理器    
共9898条 404/660 |‹ « 402 403 404 405 406 407 408 409 410 411 » ›|

dsp+fpga介绍

您好,目前还没有人创建词条dsp+fpga!
欢迎您创建该词条,阐述对dsp+fpga的理解,并与今后在此搜索dsp+fpga的朋友们分享。    创建词条

热门主题

树莓派    linux   
关于我们 - 广告服务 - 企业会员服务 - 网站地图 - 联系我们 - 征稿 - 友情链接 - 手机EEPW
Copyright ©2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《电子产品世界》杂志社 版权所有 北京东晓国际技术信息咨询有限公司
备案 京ICP备12027778号-2 北京市公安局备案:1101082052    京公网安备11010802012473