赛灵思公司在正式发布新一代旗舰产品高性能Virtex-6和低成本Spartan-6 FPGA时，首次提出了“目标设计平台”的新概念。赛灵思目标设计平台包含五个关键部分：Virtex-6和Spartan-6 FPGA器件、支持和集成业界成熟设计方法的设计环境、采用业界标准FPGA多层连接器的可扩展板和套件、提供接口的IP内核和强大的参考设计。
关键字：
目标设计平台 系统开发 FPGA Virtex-6 Spartan-6
存储器接口分为ROM接口和RAM接口两种。ROM包括EPROM和FLASH，而RAM主要是指SRAM。TMS320C5409具有32K字的片内RAM和16K字的掩膜ROM。但是在DSP应用的很多场合，尤其是带信号存储的DSP应用来说，TMS320C5409的片内存储资源是远远不够用的。因此，设计一个TMS320C5409硬件系统一般应该包括其与EPROM/FLASH和SRAM的接口设计，以存放程序和数据。本文介绍TMS320C5409与存储器的接口设计方案。
关键字：
存储器 DSP 连接
SOPC一词主要是源自Altera, 其涵义是因为目前CPLD/FPGA的容量愈來愈大, 性能愈來愈好, 加上价格下跌的推波助澜之下, 以往ASIC产品才能具有的 SoC观念, 也能移植到CPLD/FPGA上, 并且因为CPLD/FPGA的可编程(Programmable)能力, 使得CPLD/FPGA不仅能实现一个高复难度的系统, 而且还能快速改变系统的特性. 类似的观念也鉴于Xilinx的Platform FPGA.
关键字：
SOPC CPLD FPGA
随着通信系统的发展，要求通信具有更高的传输可靠性、更强的抗干扰能力。在无线信号发射过程中，射频信号必须经功放放大，再经天线发射出去，信号经功放后的幅度和稳定性对通信的可靠性和抗干扰起着关键作用。攻放输出信号的幅度越大通信可靠性越稳定，接收的准确性和可靠性就越高。在发射端，功放输出功率控制一方面需要保证功放的安全可靠，另一方面又要尽可能使功放输出功率最大。因此，对功放的输出功率控制就显得十分重要，早期的功放控制一般采用模拟等方法实现。
关键字：
C5509A DSP 功放 闭环 数字控制
绍了一种利用工具软件MATLAB强大的数学功能来增强ALTERA公司的可编程逻辑器件设计软件MAX+PLUSII的仿真功能、提高设计品质的方法，有较强的针对性。
关键字：
matlab 仿真 FPGA
为抑制电磁噪声对悬浮控制系统的影响，介绍了一种通过避开噪声持续时间进行A/D采样的方法，详细讨论了该方法的原理与实现。实践表明，它能有效地防止噪声引入控制系统，提高系统的性能
关键字：
悬浮控制 降噪 A/D采样 FPGA
基于FPGA设计的驱动电路是可再编程的，与传统的方法相比，其优点是集成度高、速度快、可靠性好。若要改变驱动电路的时序，增减某些功能，仅需要对器件重新编程即可，在不改变任何硬件的情况下，即可实现驱动电路的更新换代。通过对TCDl50lD输出图像信号特征的简要分析，分别阐述了内、外2种除噪方法，并给出了相应的时序，再利用Quartus II 7．2软件平台对TCDl501D CCD驱动时序及AD9826的采样时序进行了设计及结果仿真，使CCD的驱动变得简单且易于处理，这是传统逻辑电路无法比拟的，对其他CCD时
关键字：
CCD驱动时序 模拟信号处理 FPGA
本文只谈及了一些基本的概念。这里所涉及的任何一个主题都可以用整本书的篇幅来讨论。关键是要在为PCB版图设计投入大量时间和精力之前搞清楚目标是什么。一旦完成了版图设计，重新设计就会耗费大量的时间和金钱，即便是对走线的宽度作略微的调整。不能依赖PCB版图工程师做出能够满足实际需求的设计来。原理图设计师要一直提供指导，作出精明的选择，并为解决方案的成功负起责任。
关键字：
PCB 电容 SERDES FPGA
虽然数码相机 (DSC) 投入市场仅几年时间，但已经使消费类电子成像业发生了翻天覆地的变化。目前，全球售出的相机中大约有三分之一是数码相机，而且其份额还在稳步上升。
关键字：
DSP 数码 MPEG-4 压缩
你接到要求用FPGA实现FIR滤波器的任务时，也许会想起在学校里所学的FIR基础知识，但是下一步该做什么呢?哪些参数是重要的?做这个设计的最佳方法是什么?还有这个设计应该怎样在FPGA中实现?现在有大量的低成本IP核和工具来帮助你进行设计，因为FIR是用FPGA实现的最普通的功能。
关键字：
FIR滤波器 DSP LUT FPGA
赛灵思公司开发了一种规则驱动的方法。首先根据PCB和FPGA设计要求定义一套初始引脚布局，这样利用与最终版本非常接近的引脚布局设计小组就可以尽可能早地开始各自的设计流程。 如果在设计流程的后期由于PCB布线或内部FPGA性能问题而需要进行调整，在采用这一方法晨这些问题通常也已经局部化了，只需要在PCB或FPGA设计中进行很小的设计修改。
关键字：
PCB IO引脚分配 FPGA
对于实际的DSP应用系统特别是产品化的DSP系统而言，可靠性是一个不容忽视的问题。由于DSP系统的时钟频率比较高，因此在运行时极有可能发生干扰和被干扰的现象，严重时系统可能会出现死机。为了克服这种情况，除了在软件上作一些保护措施外，硬件上也必须作相应的处理。硬件上最有效的保护措施就是采用具有监视(Watchdog)功能的自动复位电路。各大公司生产了多种微处理器监控器，用来监测微处理器的运行状态，一旦微处理器失控就强行复位微处理器，引导程序重新运行。
关键字：
MAX706S DSP 监控电路
在FPGA开发的各个阶段，市场为我们提供了很多优秀的EDA工具。面对眼花缭乱的EDA工具，如何充分利用各种工具的特点，并规划好各种工具的协同使用，对FPGA开发极其重要。本文将通过开发实例“带顺序选择和奇偶检验的串并数据转换接口”来介绍基于多种EDA工具——QuartusII、FPGA CompilerII、Modelsim——的FPGA协同设计。
关键字：
FPGA；EDA；协同设计
dsp+fpga介绍
您好，目前还没有人创建词条dsp+fpga!
欢迎您创建该词条，阐述对dsp+fpga的理解，并与今后在此搜索dsp+fpga的朋友们分享。
创建词条
关于我们 -
广告服务 -
企业会员服务 -
网站地图 -
联系我们 -
征稿 -
友情链接 -
手机EEPW
Copyright ©2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《电子产品世界》杂志社 版权所有 北京东晓国际技术信息咨询有限公司
京ICP备12027778号-2 北京市公安局备案：1101082052 京公网安备11010802012473
京ICP备12027778号-2 北京市公安局备案：1101082052 京公网安备11010802012473