首页  资讯  商机   下载  拆解   高校  招聘   杂志  会展  EETV  百科   问答  电路图  工程师手册   Datasheet  100例   活动中心  E周刊阅读   样片申请
EEPW首页 >> 主题列表 >> cpld/fpga

cpld/fpga 文章 最新资讯

Altera在天津大学成立国内第60所EDA/SOPC联合实验室

  •   2009年3月31号,北京——Altera公司(NASDAQ: ALTR)今天宣布,Altera公司于2009年3月10日在天津大学成立EDA/SOPC联合实验室。这是Altera自2004年3月在中国电子科技大学成立首个EDA/SOPC联合实验室以来的国内第60所联合实验室和培训中心。该实验室将为数字逻辑电路、硬件描述语言、微机原理、电视原理、现代数字系统设计等本科或研究生课程的实验教学以及电子类课程设计提供支持,Altera®公司的FPGA开发环境将成为贯穿天津大学
  • 关键字: Altera  FPGA  SOPC  

基于F2812的监测系统的设计

  • 1. 引言传统的监测系统大多都是在单片机基础上开发的。单片机由于速度慢,运算能力弱,实时性差,在需要处理大量高速实时数据的情况下,往往不能达到要求,而DSP则非常擅长进行高速信号采集和数据处理。因此,本
  • 关键字: 设计  系统  监测  F2812  基于  F2812  DSP  CPLD  液晶显示  SED-1335  

CPLD 在线缆快速测试技术中的应用

  • 1.引言
    随着电子技术的发展,复杂可编程逻辑器件CPLD(Complex Programmable Logic Device)以其高速、高可靠以及开发便捷、规范、能完成任何数字器件功能的优点[1], 越来越广泛地应用于电子仪器中。线缆的安装质
  • 关键字: CPLD  线缆  测试技术  中的应用    

基于FPGA的高速数据采集存储系统的设计

  • 0 引言
    信息技术的发展,特别是各种数字处理器件处理速度的提高,实时处理大量的数据已经成为现实。但是,在一些恶劣环境和数据无法进行实时传输的情况下,还必须用到存储测试的方法。存储测试是指在对被测对象
  • 关键字: FPGA  高速数据  采集  存储系统    

基于EP1C3T144C8的FPGA的开发板设计

  • O 引言
    现场可编程门阵列(FPGA,Field Programmable Gate Array)的出现是超大规模集成电路(VISI)技术和计算机辅助设计(CAD)技术发展的结果。FPGA器件集成度高、体积小,具有通过用户编程实现专门应用的的功能。
  • 关键字: 144C  T144  FPGA  144    

一种基于FPGA并行流水线的FIR滤波器设计方案

  • 1 Fir滤波器原理
    有限冲激响应(FIR)数字滤波器和无限冲激响应(IIR)数字滤波器广泛应用于数字信号处理系统中。IIR数字滤波器方便简单,但它相位的非线性,要求采用全通网络进行相位校正,且稳定性难以保障。FIR滤
  • 关键字: FPGA  FIR  并行  流水线    

基于PCI总线和CPLD的任意信号发生器设计

  • 摘要:设计并实现了基于PCI总线和CPLD技术,通过用户软件控制多种类型、参数信号生成的信号发生器,详细介绍了设计中主要软、硬件的设计实现方法。本系统可以方便地实现各种常见的电磁信号的生成,并可以在本系统的基
  • 关键字: CPLD  PCI  总线  信号发生器    

基于Matlab和FPGA的FIR数字滤波器设计及实现

  • 摘要:基于FIR数字滤波器的原理和层次化、模块化设计思想,结合Altera公司的CycloneII系列FPGA芯片,提出了FIR数字滤波器的实现硬件方案,给出了采用Matlab、QuartusⅡ设计及实现32阶低通FIR滤波器的方法步骤,仿真及
  • 关键字: Matlab  FPGA  FIR  数字    

关于单片机脉冲信号源的CPLD实现方法

  • 单片机产生的脉冲信号源由于是靠软件实现的,所以输出频率及步进受单片机时钟频率、指令数和指令执行周...
  • 关键字: 单片机  脉冲信号源  CPLD  实现方法  

2009年3月30日,Altera在天津大学成立国内第60所EDA/SOPC联合实验室

  •   Altera公司今天宣布,Altera公司于2009年3月10日在天津大学成立EDA/SOPC联合实验室。这是Altera自2004年3月在中国电子科技大学成立首个EDA/SOPC联合实验室以来的国内第60所联合实验室和培训中心。该实验室将为数字逻辑电路、硬件描述语言、微机原理、电视原理、现代数字系统设计等本科或研究生课程的实验教学以及电子类课程设计提供支持,Altera®公司的FPGA开发环境将成为贯穿天津大学电子工程类专业本科和研究生教育阶段的实验平台。   作为全球领先的可编程逻辑器件
  • 关键字: Altera  FPGA  SOPC  

基于FPGA的高速图像采集系统设计

  • 在高速图像采集系统中,CPU时钟资源、I/O端口资源、传输单元等都成为系统的瓶颈。本系统采用FPGA+RAM+USB的设计:FPGA硬件采样模块,有效降低采样时延和CPU时钟资源;独特的RAM时序控制与读写控制分离设计,增加了模块之间的独立性,降低了控制的复杂度;USB设计在实现高速率数据传输的同时又具有低成本、易安装等优点。
  • 关键字: FPGA  高速图像采集  系统设计    

基于DSP Builder的正弦信号源优化设计及其FPGA实现

  • 实现信号源常用的方法是频率合成法,其中直接数字频率合成法是继直接频率合成法和间接频率合成法之后,随着电子技术迅速发展的第三代频率合成技术。DDS是一种全数字技术,它从相位概念出发直接合成所需频率,它具有频
  • 关键字: Builder  FPGA  DSP  正弦    

基于ARM和FPGA的声纳波形产生系统设

  • 基于ARM和FPGA的声纳波形产生系统设,1、引言  最佳声纳系统的设计需要从声纳波形、声纳信道和声纳接收机三方面进行综合考虑[1]。在声纳信道一定的假设下,需要设计最佳声纳波形和最佳接收机,使声纳系统能在给定的声纳环境中对目标有最佳的检测效果。
  • 关键字: 产生  系统  波形  声纳  ARM  FPGA  基于  ARM  FPGA  声纳波形产生系统  DDS  软件  

USB OTG的IP Core设计与FPGA验证

  • 为了实现USB设备之间的直接通信,介绍一款USB 0TG IP核的设计与FPGA验证。在分析OTG补充规范的基础上,重点描述了USB OTG IP核的设计原理、模块划分以及每个模块的功能,然后对USBOTG的部分特性进行详细的阐述,最后给出该IP核在ModelSim中的功能仿真及FPGA验证结果。结果表明,该IP核具备主机功能和设备功能,可作为一个独立的IP模块应用到SoC系统中。
  • 关键字: FPGA  验证  设计  Core  OTG  IP  USB  

基于CPLD的清分机纸币图像采集系统

  • 1引言随着ATM机普及,人们对流通货币质量要求越来越高,钞票清分工作对银行业来说就显得格外重要。清分机是一种高端金融机具产品,能够一次性完成钞票的清分工作,包括钞票点算、币种识别、真伪鉴别、面额清分、版本
  • 关键字: 采集  系统  图像  纸币  CPLD  分机  基于  转换器  
共7029条 396/469 |‹ « 394 395 396 397 398 399 400 401 402 403 » ›|
关于我们 - 广告服务 - 企业会员服务 - 网站地图 - 联系我们 - 征稿 - 友情链接 - 手机EEPW
Copyright ©2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《电子产品世界》杂志社 版权所有 北京东晓国际技术信息咨询有限公司
备案 京ICP备12027778号-2 北京市公安局备案:1101082052    京公网安备11010802012473